特許

J-GLOBAL ID：200903026933361033

半導体装置とその製造方法

発明者： 野間 崇
出願人/特許権者： 三洋電機株式会社
代理人 (1件)： 芝野 正雅
公報種別：公開公報
出願番号（国際出願番号）：特願2000-341276
公開番号（公開出願番号）：特開2002-151683
出願日： 2000年11月09日
公開日（公表日）： 2002年05月24日
要約：

【要約】【課題】 安定したコバルトシリサイド膜を形成する。【解決手段】 半導体基板1上にゲート酸化膜3を介してゲート電極4が形成され、このゲート電極4の側壁部を被覆し、かつ基板表面との角部において段差を有するように側壁絶縁膜8が形成する。そして、この段差部の存在によりこの部分での必要以上のコバルト膜(コバルト原子)の供給が無くなり、側壁絶縁膜8下でのコバルトシリサイド膜11Bの異常成長が抑止される。

請求項（抜粋）：

半導体基板上にゲート酸化膜を介して形成されたゲート電極と、当該ゲート電極の側壁部に形成された側壁絶縁膜と、当該側壁絶縁膜に隣接するように前記基板表層に形成されたソース・ドレイン領域と、当該ソース・ドレイン領域上に形成されたコバルトシリサイド膜とを具備した半導体装置において、前記側壁絶縁膜が少なくとも前記基板表面との角部において段差を有するように形成されていることを特徴とする半導体装置。

IPC (8件)：

H01L 29/78 ,  H01L 21/336 ,  H01L 21/28 301 ,  H01L 21/28 ,  H01L 21/8247 ,  H01L 27/115 ,  H01L 29/788 ,  H01L 29/792

FI (6件)：

H01L 21/28 301 D ,  H01L 21/28 301 S ,  H01L 29/78 301 P ,  H01L 27/10 434 ,  H01L 29/78 301 S ,  H01L 29/78 371

Fターム (83件)：

4M104AA01 ,  4M104BB01 ,  4M104BB14 ,  4M104BB20 ,  4M104CC01 ,  4M104CC05 ,  4M104DD04 ,  4M104DD19 ,  4M104DD26 ,  4M104DD29 ,  4M104DD37 ,  4M104DD79 ,  4M104DD80 ,  4M104DD84 ,  4M104EE05 ,  4M104EE08 ,  4M104EE09 ,  4M104EE17 ,  4M104FF06 ,  4M104FF13 ,  4M104FF14 ,  4M104FF17 ,  4M104FF18 ,  4M104FF22 ,  4M104GG09 ,  4M104GG16 ,  4M104HH04 ,  4M104HH16 ,  5F001AA21 ,  5F001AA22 ,  5F001AA33 ,  5F001AA63 ,  5F001AB03 ,  5F001AB04 ,  5F001AC20 ,  5F001AF25 ,  5F001AG28 ,  5F001AG30 ,  5F040DA14 ,  5F040EA08 ,  5F040EC01 ,  5F040EC04 ,  5F040EC07 ,  5F040EC13 ,  5F040EH02 ,  5F040EK01 ,  5F040FA05 ,  5F040FA07 ,  5F040FA10 ,  5F040FB02 ,  5F040FC19 ,  5F040FC22 ,  5F083EP03 ,  5F083EP15 ,  5F083EP26 ,  5F083GA02 ,  5F083GA06 ,  5F083GA27 ,  5F083GA30 ,  5F083JA02 ,  5F083JA32 ,  5F083JA35 ,  5F083JA36 ,  5F083JA39 ,  5F083JA40 ,  5F083JA53 ,  5F083JA56 ,  5F083PR05 ,  5F083PR12 ,  5F083PR21 ,  5F083PR22 ,  5F083PR34 ,  5F083PR36 ,  5F101BA03 ,  5F101BA04 ,  5F101BA15 ,  5F101BA36 ,  5F101BB04 ,  5F101BB08 ,  5F101BC03 ,  5F101BF09 ,  5F101BH13 ,  5F101BH16