特許
J-GLOBAL ID：200903026937880272
半導体装置及びその製造方法
発明者：
,
,
,
,
,
出願人/特許権者：
代理人 (1件)：
三好 秀和 (外4名)
公報種別：公開公報
出願番号（国際出願番号）：特願平3-234888
公開番号（公開出願番号）：特開平5-074794
出願日： 1991年09月13日
公開日（公表日）： 1993年03月26日
要約：
【要約】【目的】 寄生容量を低減し高速動作ができることを目的とする。【構成】 第1導電型の半導体基板101上に真性半導体層102が形成され、真性半導体層102上に第2導電型の半導体層104が形成され、半導体層104上に第1導電型の半導体領域110が形成され、半導体領域110直下の真性半導体層102に第1導電型領域108が形成された。
請求項（抜粋）：
第1導電型の半導体基板上に形成された真性半導体層と、この真性半導体層上に形成された第2導電型のベース層と、このベース層の所定部上に形成された開口部を有する第1の絶縁層と、この開口部を除く前記ベース層上及び前記第1の絶縁層上に形成された表面が第2の絶縁層で覆われたベース引き出し部と、前記開口部直下の前記ベース層の表面に形成された第1導電型のエミッタ層と、前記開口部直下の前記真性半導体層中に形成された第1導電型のコレクタ層とを具備したことを特徴とする半導体装置。
IPC (2件)：
前のページに戻る
