特許

J-GLOBAL ID：200903026950828964

半導体装置及びその製造方法

発明者： 菊地 正治
出願人/特許権者： 日本電気株式会社
代理人 (1件)： 畑 泰之
公報種別：公開公報
出願番号（国際出願番号）：特願平11-005396
公開番号（公開出願番号）：特開2000-208621
出願日： 1999年01月12日
公開日（公表日）： 2000年07月28日
要約：

【要約】【課題】 デュアルダマシン法を使用して多層化半導体装置を形成するに際し、当該配線間、或いは当該上下の配線層間においてもエアギャップを作成可能にすることでより簡単に低層間容量の層間膜を提供する。【解決手段】 埋め込み配線で構成された1つの配線層2、5が所定の絶縁膜層30を介して複数段に積層されて構成されている半導体装置100に於て、当該各配線層群2、5の少なくとも一つの配線層2に於て、当該配線層2を構成する複数の埋め込み配線21、22間に、エッチングにより形成された密閉状空間部40が配置されている半導体装置100。

請求項（抜粋）：

埋め込み配線で構成された1つの配線層が所定の絶縁膜層を介して複数段に積層されて構成されている半導体装置に於て、当該各配線層群の少なくとも一つの配線層に於て、当該配線層を構成する複数の埋め込み配線間に、エッチングにより形成された密閉状空間部が配置されている事を特徴とする半導体装置。

FI (3件)：

H01L 21/90 V ,  H01L 21/90 N ,  H01L 21/90 B

Fターム (17件)：

5F033MM02 ,  5F033QQ09 ,  5F033QQ11 ,  5F033QQ22 ,  5F033QQ25 ,  5F033QQ28 ,  5F033QQ30 ,  5F033QQ35 ,  5F033QQ37 ,  5F033QQ48 ,  5F033RR04 ,  5F033RR29 ,  5F033SS11 ,  5F033TT00 ,  5F033TT02 ,  5F033XX25 ,  5F033XX33

引用特許：

審査官引用 (2件)

• 特開平4-334047
  
• 半導体装置の製造方法
  公報種別：公開公報   出願番号：特願平9-087105   出願人：日本電気株式会社