特許

J-GLOBAL ID：200903027001606027

半導体装置の製造方法

発明者： 安田 直樹 ,  佐竹 秀喜 ,  長嶺 真 ,  村岡 浩一
出願人/特許権者： 株式会社東芝
代理人 (1件)： 伊丹 勝
公報種別：公開公報
出願番号（国際出願番号）：特願2001-264518
公開番号（公開出願番号）：特開2003-078132
出願日： 2001年08月31日
公開日（公表日）： 2003年03月14日
要約：

【要約】【課題】 EOTが小さく且つ良好な界面特性を持つSiONベース絶縁膜を用いたゲート絶縁膜を有する半導体装置の製造方法を提供する。【解決手段】 プラズマ窒化を行うベース絶縁膜としてSiON膜を用いる。このベースSiON膜は、Si基板の熱酸窒化もしくはSi基板上の酸窒化膜の堆積により形成し、その後、酸化工程(プラズマ酸化、もしくはO2酸化)を行い、引き続きプラズマ窒化を行う。これによって、EOTが1.3nm以下で、リーク電流の大幅な低減(約3桁)と良好な界面特性が得られる。

請求項（抜粋）：

シリコン基板上にゲート絶縁膜を含む半導体素子を形成する半導体装置の製造方法において、前記ゲート絶縁膜の形成工程は、シリコン基板上に、シリコン、酸素及び窒素を含有するベース絶縁膜を形成する工程と、前記ベース絶縁膜を酸素を含む雰囲気にさらす酸化工程と、この酸化工程の後に前記ベース絶縁膜を活性窒素を用いて窒化する窒化工程と、を有することを特徴とする半導体装置の製造方法。

IPC (4件)：

H01L 29/78 ,  H01L 21/31 ,  H01L 21/316 ,  H01L 21/318

FI (4件)：

H01L 21/31 C ,  H01L 21/316 P ,  H01L 21/318 C ,  H01L 29/78 301 G

Fターム (45件)：

5F045AA09 ,  5F045AB34 ,  5F045AC01 ,  5F045AC11 ,  5F045AC12 ,  5F045AC15 ,  5F045AD09 ,  5F045AD11 ,  5F045AE25 ,  5F045AF03 ,  5F045BB04 ,  5F045BB16 ,  5F045EH18 ,  5F045HA11 ,  5F045HA22 ,  5F058BA20 ,  5F058BC11 ,  5F058BF08 ,  5F058BF23 ,  5F058BF29 ,  5F058BF30 ,  5F058BF37 ,  5F058BF39 ,  5F058BF55 ,  5F058BF73 ,  5F058BF74 ,  5F058BJ10 ,  5F140AA24 ,  5F140BD09 ,  5F140BD15 ,  5F140BE02 ,  5F140BE06 ,  5F140BE10 ,  5F140BE16 ,  5F140BE17 ,  5F140BF01 ,  5F140BF04 ,  5F140BG28 ,  5F140BJ01 ,  5F140BJ05 ,  5F140BK13 ,  5F140BK29 ,  5F140CB04 ,  5F140CC03 ,  5F140CC12