特許
J-GLOBAL ID：200903027069378642
データ処理装置
発明者：
出願人/特許権者：
代理人 (1件)：
佐藤 隆久
公報種別：公開公報
出願番号（国際出願番号）：特願平11-327444
公開番号（公開出願番号）：特開2001-142677
出願日： 1999年11月17日
公開日（公表日）： 2001年05月25日
要約：
【要約】【課題】 小規模な回路構成で、FIFO回路のオーバーフローおよびアンダーフローを高性能に回避できるデータ処理装置を提供する。【解決手段】 FIFO回路3441 〜3444 は、記憶領域の残量を監視し、その残量の増減を示す残量増減信号と、残量が所定の値を越えたことを示すオーバー通知信号と、残量が所定の値未満であることを示すアンダー通知信号とを内部バス制御回路342に出力する。内部バス制御回路342は、入力した信号に基づいて、FIFO回路3441 〜3444 の残量と所定の閾値とを比較し、残量が所定の閾値以下になったFIFO回路3441 〜3442 に読み出しおよび書き込みを指示する信号を出力する。
請求項（抜粋）：
第1の記憶部と、入力されたデータを前記第1の記憶部に書き込み、読み出し指示信号に基づいて、当該書き込んだデータを入力順に読み出して出力し、前記第1の記憶部内のデータが記憶されていない未記憶領域の記憶容量を示す残量を監視し、当該残量が第1の所定量だけ増加したことを示す第1の通知信号と、当該残量が第1の所定量だけ減少したことを示す第2の通知信号と、当該残量が第2の所定量を越えたか否かを示す第3の通知信号と、当該残量が第3の所定量未満であるか否かを示す第4の通知信号とを生成する制御部とを有する記憶回路と、複数ビットからなる記憶データを記憶し、前記第3の通知信号が前記第2の所定量を越えていないことを示し、かつ、前記第4の通知信号が前記第3の所定量未満であることを示していることを条件に、前記第1の通知信号が前記残量の前記第1の所定量の増加を示したときに、前記記憶データを第1の方向にシフトして当該第1の方向とは逆方向の第2の方向の最端ビットに第1の論理値を設定し、前記第2の通知信号が前記残量の前記第1の所定量の減少を示したときに、前記記憶データを前記第2の方向にシフトして前記第1の方向の最端ビットに第2の論理値を設定する第2の記憶部と、前記第2の記憶部の前記記憶データの第2の方向の最端ビットから前記第2の論理値を持つビットを検索し、当該検索したビットの位置に基づいて、前記記憶回路に前記読み出し指示信号を出力するか否かを判定する判定部とを有する制御回路とを有するデータ処理装置。
IPC (2件)：
G06F 5/06 313
, G06F 15/177 674
G06F 5/06 313
, G06F 15/177 674 B
