特許
J-GLOBAL ID：200903027081557684
パルス幅変調回路
発明者：
,
,
出願人/特許権者：
代理人 (1件)：
田辺 恵基
公報種別：公開公報
出願番号（国際出願番号）：特願平4-210819
公開番号（公開出願番号）：特開平6-037608
出願日： 1992年07月14日
公開日（公表日）： 1994年02月10日
要約：
【要約】【目的】本発明は、パルス幅変調回路において、パルス周期の任意の時点より任意の幅の出力パルスを出力させる。【構成】パルス周期Tに対応する遅延手段を複数段の遅延出力段5及び6に分割することにより、各遅延出力段5及び6への制御パルスCLKPの入力前に各遅延出力手段5及び6の遅延時間をそれぞれ設定することができる。この各遅延出力段5及び6より出力される遅延制御パルスRS1及びRS2に基づいてラツチ手段4の立ち上げ又は立ち下げを制御することにより、各パルス期間の開始時にオフセツトパルスや空白期間を発生させることなく任意の時点より任意のパルス幅の出力パルスを出力することができる。
請求項（抜粋）：
所定周期ごと入力される制御パルスを遅延手段を介して任意の時間遅延し、当該遅延制御パルスに基づいてラツチ手段の立ち上げ又は立ち下げを制御することにより出力パルスのパルス幅を変調して出力するパルス幅変調回路において、上記遅延手段を複数段の遅延出力段に分割することにより上記パルス周期を複数区間に分割し、各遅延出力段より出力される遅延制御パルスに基づいて上記ラツチ手段の立ち上げ又は立ち下げを制御することを特徴とするパルス幅変調回路。
IPC (3件)：
H03K 5/05
, H03K 3/023
, H03K 7/08
