半導体装置およびその製造方法

発明者：
出願人/特許権者：
代理人 (1件)：篠部正治
公報種別：公開公報
出願番号（国際出願番号）：特願2002-009896
公開番号（公開出願番号）：特開2003-218354
出願日： 2002年01月18日
公開日（公表日）： 2003年07月31日
要約：

【要約】【課題】IGBT動作時およびダイオード順動作時のオン電圧が低く、また、ダイオード逆動作時の逆回復電流が小さく、ソフトリカバリー特性となる半導体装置およびその製造方法を提供すること。【解決手段】半導体基板100の表面層にpベース領域2を形成し、このpベース領域2の表面層にn+ エミッタ領域3を形成し、この半導体基板100の外周部と裏面側に、pベース領域2を取り囲むようにp+ コレクタ領域5(側面に形成されるp+ 領域15と裏面側に複数個のp+ コレクタ領域19)が形成され、p+ コレクタ領域19が形成されない箇所での、n- ドリフト領域1とAlのコレクタ電極9の接合箇所とでショットキー接合20を形成する。この裏面のコレクタ領域部21をp+ コレクタ領域19とショットキー接合20で構成されたMPS構造とし、裏面のp+ コレクタ領域19の厚さを1μm程度とする。

請求項（抜粋）：

第1導電形半導体基板の第1主面の表面層に選択的に形成される第2導電形ベース領域と、該ベース領域の表面層に選択的に形成される第1導電形エミッタ領域と、前記半導体基板と前記エミッタ領域に挟まれた前記ベース領域上にゲート絶縁膜を介して形成されるゲート電極と、前記ベース領域を取り囲むように、前記半導体基板の第1主面から第2主面に亘って形成された第2導電形領域と、前記エミッタ領域上と前記ベース領域上に選択的に形成されるエミッタ電極と、前記第1導電型半導体基板の第2主面上に形成されるコレクタ電極とを有する半導体装置において、前記半導体基板の第2主面側に第2導電形コレクタ領域を選択的に形成し、該コレクタ領域の厚みが、0.1μm〜2μmとし、該コレクタ領域が形成されない箇所の前記コレクタ電極と前記半導体基板とをショットキー接合とすることを特徴とする半導体装置。

引用特許：

審査官引用 (3件)

半導体装置
公報種別：公開公報出願番号：特願平7-042960 出願人：株式会社東芝
特開平3-155677
特開平3-155677

前のページに戻る