特許
J-GLOBAL ID：200903027105271302
メモリアクセス制御装置およびメモリアクセス制御方法およびコンピュータが読み出し可能なプログラムを格納した記憶媒体
発明者：
出願人/特許権者：
代理人 (1件)：
小林 将高
公報種別：公開公報
出願番号（国際出願番号）：特願平9-088141
公開番号（公開出願番号）：特開平10-283250
出願日： 1997年04月07日
公開日（公表日）： 1998年10月23日
要約：
【要約】【課題】 CPUに対するシステムクロックのウエイト数を変更することなくメモリに対するデータ転送速度を向上することである。【解決手段】 ゲートアレイ51がデコーダ57が検出した仕様情報に基づいて選択可能なシステムクロック毎にデータ転送速度を演算し、該演算したデータ転送速度に基づいてPLLクロック分周部53が選択すべきクロック生成部54のシステムクロックの周波数を切り換え制御する構成を特徴とする。
請求項（抜粋）：
選択可能な異なる周波数の複数のシステムクロックを発生する信号発生手段と、拡張スロットに増設されるメモリチップの仕様情報を検出する検出手段と、前記検出手段が検出した前記仕様情報に基づいて選択可能なシステムクロック毎にデータ転送速度を演算する演算手段と、前記演算手段の演算したデータ転送速度に基づいて選択すべきシステムクロックの周波数を切り換え制御する制御手段と、を有することを特徴とするメモリアクセス制御装置。
IPC (2件)：
G06F 12/00 564
, G06F 1/08
G06F 12/00 564 A
, G06F 1/04 320 A
