特許

J-GLOBAL ID：200903027109255263

入出力回路セル及び半導体集積回路装置

発明者： 宮本 和久 ,  山縣 良 ,  宇田 隆之
出願人/特許権者： 株式会社日立製作所
代理人 (1件)： 春日 讓
公報種別：公開公報
出願番号（国際出願番号）：特願平8-331947
公開番号（公開出願番号）：特開平10-173057
出願日： 1996年12月12日
公開日（公表日）： 1998年06月26日
要約：

【要約】 (修正有)【課題】半導体チップ上に任意に配置できる入出力回路セルと、外部インターフェースユニットと入出力回路間の伝搬ディレイが小さい、集積回路装置を提供する。【解決手段】半導体チップの上には、外部インターフェースユニットに接続される入出力回路ユニットが配置される。入出力回路ユニットは、複数の入出力回路セル110-1,110-2,110-3から構成されている。入出力回路セル110-1は、信号端子112-1と電源端子114-1を有し、この入出力回路110-1の信号端子及び電源端子とそれぞれ配線132-1,134-1で接続された複数の入出力バンプ120-1,122-1から構成されている。入出力回路110-1に対して複数の入出力バンプ120-1,122-1を対応させた入出力回路セル110-1を単位として、半導体チップ上にレイアウトする。

請求項（抜粋）：

半導体チップに形成され、信号端子と電源端子を有する入出力回路と、この入出力回路の信号端子及び電源端子とそれぞれ配線で接続された複数の入出力バンプから構成される入出力回路セルにおいて、上記入出力回路に対して上記複数の入出力バンプを対応させるとともに、上記入出力バンプを上記入出力回路の投影面内の中央に配置することを特徴とする入出力回路セル。

IPC (3件)：

H01L 21/82 ,  H01L 27/04 ,  H01L 21/822

FI (4件)：

H01L 21/82 P ,  H01L 21/82 W ,  H01L 27/04 A ,  H01L 27/04 E