特許

J-GLOBAL ID：200903027112668650

バタフライ演算回路および同回路を用いた高速フーリエ変換装置

発明者： 森田 昇
出願人/特許権者： 富士通株式会社
代理人 (1件)： 真田 有
公報種別：公開公報
出願番号（国際出願番号）：特願平6-272742
公開番号（公開出願番号）：特開平8-137832
出願日： 1994年11月07日
公開日（公表日）： 1996年05月31日
要約：

【要約】【目的】 本発明は、FFTを利用した演算を行なう際に必要となるバタフライ演算回路、及び、その回路を用いて構成されるFFT装置に関し、バタフライ演算出力のX側,Y側を簡素な構成で任意に切替可能にし、FFT出力として所望する側の周波数成分を容易に得られるようにして、多点でのFFT結果に対する相関処理を確実に行なうことを目的とする。【構成】 FFT装置を構成するバタフライ演算回路1を、入力データyに回転因子Wk を乗算する乗算回路2と、その乗算結果Wk ・yと入力データxとについての加算処理又は減算処理のいずれか一方を行なう一対の加減算回路3A,3Bと、これらの一対の加減算回路3A,3Bのうち加算処理を行なうものと減算処理を行なうものとを選択的に切り替えうる切替回路4とをそなえて構成する。

請求項（抜粋）：

2個の入力データの一方に回転因子を乗算する乗算回路と、該乗算回路からの乗算結果と該2個の入力データの他方とについての加算処理もしくは減算処理のいずれか一方を行なう一対の加減算回路と、該一対の加減算回路のうち加算処理を行なうものと減算処理を行なうものとを選択的に切り替えうる切替回路とをそなえたことを特徴とする、バタフライ演算回路。