特許

J-GLOBAL ID：200903027119053065

半導体装置

発明者： 山本 元彦 ,  久保 勝
出願人/特許権者： シヤープ株式会社
代理人 (1件)： 深見 久郎
公報種別：公開公報
出願番号（国際出願番号）：特願平3-165979
公開番号（公開出願番号）：特開平5-013800
出願日： 1991年07月05日
公開日（公表日）： 1993年01月22日
要約：

【要約】 (修正有)【構成】 N型高比抵抗半導体基板1上のフォトダイオード部Aに形成された低比抵抗で第1導電型を有するN型エピタキシャル層4と、該層4を貫通するように形成された第2導電型を有するP型アノード拡散層5と、基板1上のNPNトランジスタ部Bに形成された第2導電型を有するP型埋込拡散層2と、該に埋め込むように形成された第1導電型を有するN型埋込拡散層3aと、該層3a上に形成された第1導電型を有するエピタキシャル成長されたN型エピタキシャル層4に形成されたN型エミッタ拡散層8、P型ベース拡散層7およびN型コレクタ補償拡散層6aから構成されるNPNトランジスタとを備えている。【効果】 不純物拡散層中に信号処理用NPNトランジスタを形成する必要がないので、従来のものに比べて特性のばらつきを減少し製造工程を簡略化できる。

請求項（抜粋）：

第1導電型の高比抵抗半導体基板上に、互いに隣接する受光素子形成領域と信号処理回路形成領域とを有する半導体装置であって、前記高比抵抗半導体基板上の受光素子形成領域に形成され、低比抵抗で第1導電型を有する第1の半導体層と、前記高比抵抗半導体基板上に前記第1の半導体層を貫通するように形成され、第2導電型を有する第2の半導体層と、前記半導体基板上の信号処理回路形成領域に形成され、第2導電型を有する第3の半導体層と、前記第3の半導体層に埋め込むように形成され、第1導電型を有する第4の半導体層と、前記第4の半導体層上に形成され、第1導電型を有するエピタキシャル成長された第5の半導体層と、前記第5の半導体層に形成された信号処理トランジスタとを備えた、半導体装置。

IPC (4件)：

H01L 31/10 ,  H01L 21/76 ,  H01L 27/00 301 ,  H01L 27/15

引用特許：

審査官引用 (3件)

• 特開昭63-174357
  
• 特開平2-205079
  
• 特開昭61-280656