半導体装置およびその製造方法

発明者：
出願人/特許権者：
代理人 (1件)：布施行夫 (外2名)
公報種別：公開公報
出願番号（国際出願番号）：特願平8-154990
公開番号（公開出願番号）：特開平9-321296
出願日： 1996年05月27日
公開日（公表日）： 1997年12月12日
要約：

【要約】【課題】本発明の目的は、ゲート間隔をソースコンタクトのサイズ以下にし、縦型デバイスの微細化を促進すること、そのデバイスのオン抵抗を低減すること、ならびに、キャリアの実行移動度を低下させることなく、縦方向のチャネルを形成することである。【解決手段】縦方向のエピタキシャル成長によりチャネル領域となる単結晶層50を形成し、続いて、横方向のエピタキシャル成長により、チャネル領域に連接するソース領域60となる単結晶層を形成する。これにより、チャネル領域の幅よりも広いソース領域を形成することが可能となる。したがって、ゲート間隔を縮小して微細なチャネル領域を形成し、一方、十分なソースコンタクトを確保することが可能となる。また、SPE法により形成された単結晶層は加工ダメージのない無欠陥層であり、よって、キャリアの移動度の低下の心配がない。

請求項（抜粋）：

縦型の絶縁ゲート型トランジスタを具備する半導体装置であって、前記絶縁ゲート型トランジスタは、単結晶半導体基板中に形成された第1の能動層と、前記単結晶半導体基板の表面を種結晶とする固相エピタキシャル成長(Solid Phase Epitaxy;SPE)により形成された単結晶層からなるチャネル領域と、そのチャネル領域の側壁にゲート絶縁膜を介して接するゲート層と、前記チャネル領域の、前記単結晶半導体基板の反対側に位置する面に接続される第2の能動層と、を具備することを特徴とする半導体装置。

IPC (3件)：

H01L 29/78 , H01L 21/20 , H01L 21/336

FI (4件)：

H01L 29/78 654 C , H01L 21/20 , H01L 29/78 301 X , H01L 29/78 658 E

前のページに戻る