特許

J-GLOBAL ID：200903027152658207

MOS型半導体装置とその製造方法

発明者： 薦田 弘敬 ,  清水 克祐 ,  大島 英昭 ,  山田 吉輝
出願人/特許権者： 株式会社リコー
代理人 (1件)： 野口 繁雄
公報種別：公開公報
出願番号（国際出願番号）：特願平4-109314
公開番号（公開出願番号）：特開平5-283680
出願日： 1992年04月01日
公開日（公表日）： 1993年10月29日
要約：

【要約】【目的】 MOS型半導体装置のゲート酸化膜破壊を防いで信頼性を高める。【構成】 シリコン基板2でソース領域4とドレイン領域6の間のチャネル領域上にはゲート酸化膜8を介してゲート電極10が形成されている。ゲート電極10の下側でゲート酸化膜8のうちドレイン6側のエッジ部のゲート酸化膜8aの膜厚がチャネル幅方向(図では紙面垂直方向)に沿って他の部分のゲート酸化膜よりも厚くなっている。ドレイン領域6のゲート電極エッジ部には電界が集中するので、その部分8aの膜厚が厚くなっていることにより、耐圧が高められている。

請求項（抜粋）：

半導体基板に不純物が拡散して形成されたソース領域とドレイン領域の間のチャネル領域上にはゲート酸化膜を介してゲート電極が形成され、前記ゲート酸化膜の膜厚はゲート電極の下側部分でチャネル幅方向に沿ったエッジ部の膜厚が他の部分の膜厚よりも厚くなっているMOS型半導体装置。

IPC (2件)：

H01L 29/784 ,  H01L 27/088

FI (2件)：

H01L 29/78 301 G ,  H01L 27/08 102 C