特許

J-GLOBAL ID：200903027183493133

半導体記憶装置

発明者： 宇津木 智
出願人/特許権者： 日本電気株式会社
代理人 (1件)： 藤巻 正憲
公報種別：公開公報
出願番号（国際出願番号）：特願平10-336360
公開番号（公開出願番号）：特開2000-163986
出願日： 1998年11月26日
公開日（公表日）： 2000年06月16日
要約：

【要約】【課題】 ヒューズの個数を低減しチップサイズを縮小することができる半導体記憶装置を提供する。【解決手段】 半導体記憶装置には、複数のブロックに区画されたメモリセルアレイ、このメモリセルアレイ内の不良メモリセルと置換される冗長メモリセル及び前記不良メモリセルと前記冗長メモリセルとの置換を行う冗長メモリセル選択回路が設けられている。この冗長メモリセル選択回路には、ブロック選択信号BLKがゲートに入力されるnチャネルMOSトランジスタN00乃至N03、ブロック選択信号BLKの逆論理であるブロック選択信号BLKBが入力されるpチャネルMOSトランジスタP0乃至P3及びトランジスタN00乃至N03とトランジスタP0乃至P3との各ソース-ドレイン間に接続されたヒューズF0乃至F3が設けられている。

請求項（抜粋）：

複数のブロックに区画されたメモリセルアレイと、このメモリセルアレイ内の不良メモリセルと置換される冗長メモリセルと、複数の前記ブロックの中から所定のブロックを選択する第1のブロック選択信号及びこの第1のブロック選択信号の逆論理である第2のブロック選択信号に関連付けて前記不良メモリセルと前記冗長メモリセルとの置換を行う冗長メモリセル選択回路と、を有することを特徴とする半導体記憶装置。

IPC (2件)：

G11C 29/00 603 ,  G11C 16/06

FI (2件)：

G11C 29/00 603 K ,  G11C 17/00 639 B

Fターム (5件)：

5B025AD13 ,  5B025AE00 ,  5L106AA00 ,  5L106CC04 ,  5L106CC16