特許
J-GLOBAL ID：200903027200461038
定電圧回路
発明者：
,
,
出願人/特許権者：
代理人 (1件)：
鈴木 敏明
公報種別：公開公報
出願番号（国際出願番号）：特願平6-014282
公開番号（公開出願番号）：特開平7-219656
出願日： 1994年02月08日
公開日（公表日）： 1995年08月18日
要約：
【要約】【目的】 パワーセーブ機能を持った、低消費電力化に有利である定電圧回路を提供する。【構成】 直列接続されたダイオードS11〜S13、ダイオードS11〜S13に電流を供給するD-FETq11、負荷に電流を供給するD-FETq12、制御信号により開閉するE-FETq13から構成される。E-FETq13はその制御信号入力端子P1に“L”が入力されたとき閉状態となり、この場合には定電圧出力端子O1には通常の定電圧が出力される。また制御信号入力端子P2に“H”が入力された場合には、E-FETq13は開状態となり、D-FETq12のゲートは“L”となって、定電圧出力端子O1は“L”程度の低い電圧になるため、定電圧出力端子O1に接続される負荷にはほとんど電流が流れることがなく、定電圧出力回路はパワーセーブされた状態となる。
請求項（抜粋）：
1つ以上の制御信号を入力しこれら制御信号の論理演算結果により開閉する論理ゲートを備え且つ基準電圧を出力する基準電圧発生回路部と、前記基準電圧を入力して定電圧を出力する電圧制御回路部とを備え、前記論理ゲートの開閉に対応して前記基準電圧発生回路部から2通りの基準電圧を出力させ、前記電圧制御回路部から2通りの定電圧を出力させたことを特徴とする定電圧回路。
IPC (2件)：
G05F 1/56 310
, G05F 3/20
