特許
J-GLOBAL ID：200903027210976788
半導体回路装置
発明者：
,
出願人/特許権者：
代理人 (1件)：
小鍜治 明 (外2名)
公報種別：公開公報
出願番号（国際出願番号）：特願平4-133317
公開番号（公開出願番号）：特開平5-324116
出願日： 1992年05月26日
公開日（公表日）： 1993年12月07日
要約：
【要約】【目的】 nビットタイマカウンタの値に常に1カウント加算する回路を付加し、その1カウント加算した値をタイマデータ用レジスタにラッチし読み込むことで、桁上がりに要する時間の影響を削減する。【構成】 nビットタイマカウンタにnビットタイマカウンタの値を常に1カウント加算することのできる回路2と、nビットタイマカウンタと同クロックによって1カウント加算された値をラッチすることのできるタイマデータ用レジスタ3と、nビットタイマカウンタの値とタイマデータ用レジスタの値とを選択するマルチプレクス4とを設けた。これにより、多数ビットのタイマカウンタにおいて桁上がりに要する時間の影響を削減することが可能となった。
請求項（抜粋）：
クロックによってカウントアップするnビットタイマカウンタと、前記nビットタイマカウンタの値を常に1カウント加算できる回路と、前記クロックによって1カウント加算したデータをラッチすることのできるタイマデータ用レジスタと、前記nビットタイマカウンタの値と前記タイマデータ用レジスタの値とを選択するマルチプレクスを具備した半導体回路装置。
IPC (3件)：
G06F 1/04
, G06F 15/78 510
, H03K 23/00
