特許

J-GLOBAL ID：200903027213452330

半導体集積回路

発明者： 池田 和也
出願人/特許権者： 三菱電機株式会社
代理人 (1件)： 青山 葆 (外1名)
公報種別：公開公報
出願番号（国際出願番号）：特願2001-169716
公開番号（公開出願番号）：特開2002-368089
出願日： 2001年06月05日
公開日（公表日）： 2002年12月20日
要約：

【要約】【課題】 従来の集積回路をマルチチップパッケージ化すると、ドレイン容量が重なるため、出力ピンの容量が大きくなり、そのため出力波形がなまり、アクセスタイムに影響を及ぼすした。【解決手段】 ゲートサイズの異なる2種類のトランジスタa、bによる2系統の出力部100、101を1つのパッケージ内に備え、マスタスライスにより、何れか一方を選択すると共に、選択した出力部を選択的に共通の出力ピン1に接続して使用する。

請求項（抜粋）：

ゲートサイズの異なる2種類のトランジスタによる2系統の出力部を1つのパッケージ内に備え、マスタスライスにより、何れか一方を選択すると共に、選択した出力部を選択的に共通の出力ピンに接続して使用することを特徴とする半導体集積回路。

IPC (4件)：

H01L 21/82 ,  H01L 21/822 ,  H01L 27/04 ,  H01L 27/118

FI (4件)：

H01L 21/82 P ,  H01L 21/82 M ,  H01L 21/82 S ,  H01L 27/04 A

Fターム (16件)：

5F038BE06 ,  5F038BH07 ,  5F038BH13 ,  5F038CA04 ,  5F038DF02 ,  5F038EZ20 ,  5F064AA03 ,  5F064BB27 ,  5F064CC12 ,  5F064DD05 ,  5F064DD32 ,  5F064DD45 ,  5F064FF06 ,  5F064FF23 ,  5F064FF48 ,  5F064FF49