特許
J-GLOBAL ID：200903027235828295
半導体記憶装置の駆動方式
発明者：
出願人/特許権者：
代理人 (1件)：
朝日奈 宗太 (外2名)
公報種別：公開公報
出願番号（国際出願番号）：特願平4-331851
公開番号（公開出願番号）：特開平6-180992
出願日： 1992年12月11日
公開日（公表日）： 1994年06月28日
要約：
【要約】【目的】 フローティングゲートを有する半導体記憶装置の書込み、消去をFN電流を利用することにより行って、トンネル絶縁膜の劣化を防止して書込み回数を大幅に増加させると共に、低消費電力化を図る。【構成】 マトリックス状に配置された、フローティングゲート2を有する不揮発性半導体記憶装置において、消去は、コントロールゲート1に高電位を印加することによって半導体基板5からフローティングゲート2にFN電流で電子を注入することによって行い、書込みはドレイン7にコントロールゲート1に対して高電位を印加することにより電子をフローティングゲート2からドレイン7に引き抜くことによるFN電流で行う。
請求項（抜粋）：
半導体基板にフローティングゲートを有するメモリトランジスタがマトリックス状に配列され、各列または行ごとに並んだメモリトランジスタの各コントロールゲートが連結されてワード線とされ、各行または列ごとに並んだメモリトランジスタの各ドレインが連結されてビット線とされ、各メモリトランジスタのソースが連結されてソース線とされてなる不揮発性半導体記憶装置の駆動方式であって、(a)消去が、半導体基板に対しコントロールゲートを高電位にすることにより前記フローティングゲートに電子を注入することにより行われ、(b)書込みが、コントロールゲートに対してドレインを高電位にすることにより前記フローティングゲートから電子を引き抜くことにより行われることを特徴とする半導体記憶装置の駆動方式。
IPC (5件)：
G11C 16/02
, G11C 16/04
, H01L 27/115
, H01L 29/788
, H01L 29/792
G11C 17/00 307 D
, H01L 27/10 434
, H01L 29/78 371
