特許

J-GLOBAL ID：200903027255420438

マルチプロセッサ割込み方法

発明者： 小笠原 敦
出願人/特許権者： 横河電機株式会社
代理人 (1件)： 小沢 信助
公報種別：公開公報
出願番号（国際出願番号）：特願平4-002437
公開番号（公開出願番号）：特開平5-189355
出願日： 1992年01月09日
公開日（公表日）： 1993年07月30日
要約：

【要約】【目的】レジスタのポーリングを要することなく、したがってプロセッサの負荷が軽減するようなマルチプロセッサ割込み方法を実現する。【構成】各プロセッシングエレメントに、割込みマスクレジスタと、AND割込みレジスタと、ゲート回路から成る割込み装置を備え、?@上記プロセッシングエレメントで、処理を依頼するプロセッサに対応して割込みマスクレジスタの当該ビットをセットし、?A次にそれらのプロセッサに対して処理を依頼し、?Bその後、処理の依頼を受けたそれら当該プロセッサが処理を終了すると割込みで前記AND割込みレジスタの当該ビットをそれぞれセットし、?C前記割込み装置は割込みレジスタの当該ビットがすべて所定の値にセットされたとき、そのプロセッシングエレメントのプロセッサに対して割込みを発生する。

請求項（抜粋）：

それぞれプロセッサを有するプロセッシングエレメントがシステムバスに密結合してなるマルチプロセッサシステムにおいて、各プロセッシングエレメントに、割込み要求待ちするプロセッサを特定する割込みマスクレジスタと、この割込みマスクレジスタに設定された当該プロセッサが所定の処理を終了したときその旨を当該ビットをセットすることのできるAND割込みレジスタと、割込みマスクレジスタとAND割込みレジスタの各ビットが所定の値になったときに割込み信号を発生するゲート回路から成る割込み装置を備え、下記の手順により割込みが発生するようにしたことを特徴とするマルチプロセッサ割込み方法。?@上記割込み装置を備えたプロセッシングエレメントは、処理を依頼するプロセッサに対応して割込みマスクレジスタの当該ビットをセットし、?A次にそれらのプロセッサに対して処理を依頼し、?Bその後、処理の依頼を受けたそれら当該プロセッサが処理を終了すると前記AND割込みレジスタの当該ビットをそれぞれセットし、?C前記割込み装置は割込みレジスタの当該ビットがすべて所定の値にセットされたとき、そのプロセッシングエレメントのプロセッサに対して割込みを発生する。

IPC (3件)：

G06F 13/24 310 ,  G06F 9/46 360 ,  G06F 15/16 310