特許
J-GLOBAL ID:200903027263619235

半導体素子用パッケージ

発明者:
出願人/特許権者:
公報種別:公開公報
出願番号(国際出願番号):特願平5-241002
公開番号(公開出願番号):特開平6-342853
出願日: 1993年09月28日
公開日(公表日): 1994年12月13日
要約:
【要約】【構成】 半導体素子用パッケージの電源用及び接地用のそれぞれの内部リードと外部リードとを電気的に接続する通電部の少なくとも一部を平面状に形成し、平面状に形成された上記電源用の通電部と接地用の通電部とをセラミック層を介在して配置してなる半導体素子用パッケージ。【効果】 本発明のパッケージは、従来のセラミックパッケージに比べて自己インダクタンスが極めて低いものであり、入出力の同時切り換えスイッチングノイズの発生を効果的に防止しうるものである。
請求項(抜粋):
半導体素子用パッケージの電源用及び接地用のそれぞれの内部リードと外部リードとを電気的に接続する通電部の少なくとも一部を平面状に形成し、平面状に形成された上記電源用の通電部と接地用の通電部とをセラミック層を介在して配置してなる半導体素子用パッケージ。
IPC (3件):
H01L 23/02 ,  H01L 23/08 ,  H01L 23/12
FI (2件):
H01L 23/12 E ,  H01L 23/12 N

前のページに戻る