特許

J-GLOBAL ID：200903027281354745

半導体装置およびその使用方法

発明者： 熊谷 直樹 ,  川上 浩之
出願人/特許権者： 富士電機株式会社
代理人 (1件)： 篠部 正治
公報種別：公開公報
出願番号（国際出願番号）：特願平11-189183
公開番号（公開出願番号）：特開2001-015750
出願日： 1999年07月02日
公開日（公表日）： 2001年01月19日
要約：

【要約】【課題】出力電圧の速やかな検出が可能で、異常電圧等を生じない、パワーデバイスと一体化した検出手段を備えた、しかも製造の容易な半導体装置を提供する。【解決手段】nドリフト層3の表面層のIGBT部のpベース領域4からLdだけ離れた位置に、pウェル領域41、p+ コンタクト領域61、アノード電極91からなる電圧検出素子を設け、そのアノード電極91に、定電流源13を接続して定電流を供給する。定電流源13とアノード電極91との接続点に、電圧検出端子14を接続する。Ldを15μm以上とする。

請求項（抜粋）：

第一または第二導電型半導体基板上に形成された低不純物濃度の第一導電型ドリフト層と、その第一導電型ドリフト層表面層に選択的に形成された少なくとも1個の第二導電型ベース領域と、その第二導電型ベース領域内に形成された第一導電型エミッタ領域と、その第一導電型エミッタ領域と第一導電型ドリフト層とに挟まれた前記第二導電型ベース領域の表面上にゲート酸化膜を介して形成されたゲート電極と、前記半導体基板表面に接触して設けられたコレクタ電極と、前記第一導電型エミッタ領域と第二導電型ベース領域の双方に接触して設けられたエミッタ電極とを備えた半導体装置において、前記第一導電型ドリフト層の表面層の前記第二導電型ベース領域と離れた場所に形成された第二導電型ウェル領域と、その第二導電型ウェル領域に接続されたアノード電極とからなる出力電圧検出素子を備えることを特徴とする半導体装置。

IPC (2件)：

H01L 29/78 ,  H03K 17/08

FI (3件)：

H01L 29/78 657 F ,  H03K 17/08 Z ,  H01L 29/78 655 F

Fターム (15件)：

5J055AX00 ,  5J055AX32 ,  5J055AX44 ,  5J055AX47 ,  5J055BX16 ,  5J055CX07 ,  5J055DX09 ,  5J055DX22 ,  5J055DX52 ,  5J055EY12 ,  5J055EY24 ,  5J055EZ03 ,  5J055FX34 ,  5J055GX06 ,  5J055GX07