特許
J-GLOBAL ID:200903027294670930

DMA装置

発明者:
出願人/特許権者:
代理人 (1件): 早瀬 憲一
公報種別:公開公報
出願番号(国際出願番号):特願平10-307356
公開番号(公開出願番号):特開2000-132495
出願日: 1998年10月28日
公開日(公表日): 2000年05月12日
要約:
【要約】【課題】 DMAによるデータ転送において、プロセッサの負担を軽減するとともに効率よいデータ転送を行うDMA装置を提供する。【解決手段】 各チャンネルのメモリ使用領域、データの転送元アドレス、転送先アドレス並びに転送バイト数、及び転送のオン/オフの設定、及びデータの転送を行う転送制御部10と、所定の優先順位に基づいて、各チャンネル間のデータ転送要求に対する調停を行う転送要求調停部11と、各チャンネルのメモリ消費量を監視するメモリ監視部12と、データ処理の順位その他のデータ転送制御情報の監視を行う転送情報監視部13とからなるDMA装置。
請求項(抜粋):
データ転送を行うための複数のチャンネルを有し、各チャンネルに対応したデータ処理ブロックから出力される転送要求信号を受け、該ブロックとデータ蓄積用メモリとの間でデータ転送を行うDMA装置であって、各チャンネル毎に、該チャンネルによるデータ蓄積用メモリの消費量を監視し、該メモリ消費量が予め設定された閾値以上/又は閾値以下であることを表す信号を出力するメモリ消費量監視手段と、該信号に基づいて、各チャンネルのデータ転送順位を示す優先順位を変更する転送要求調停手段と、上記転送要求信号に基づいて、優先順位の高いチャンネルから順にデータ転送を行う転送制御手段とを備えたことを特徴とするDMA装置。
IPC (2件):
G06F 13/28 310 ,  G06F 13/362 510
FI (2件):
G06F 13/28 310 B ,  G06F 13/362 510 H
Fターム (5件):
5B061BA01 ,  5B061BA03 ,  5B061BB16 ,  5B061BC02 ,  5B061DD00

前のページに戻る