特許

J-GLOBAL ID：200903027322058986

半導体装置の製造方法

発明者： 浜田 政一
出願人/特許権者： 松下電子工業株式会社
代理人 (1件)： 岩橋 文雄 (外2名)
公報種別：公開公報
出願番号（国際出願番号）：特願平11-233829
公開番号（公開出願番号）：特開2001-060589
出願日： 1999年08月20日
公開日（公表日）： 2001年03月06日
要約：

【要約】【課題】 配線幅の広い領域と細い領域が混在したときにも化学機械研磨後の銅膜厚を確保する。【解決手段】 半導体基板上にシリコン酸化膜を形成する。その後、前記シリコン酸化膜に、溝配線パターンを形成する。次に、形成された溝配線パターン上に、バリア膜を成膜後、シード膜であるCuをスパッタにより成膜する。シード膜成膜後、メッキ法により1回目のCuを堆積する。1回目のメッキ後、感光性材料をメッキ膜表面に塗布し、パターニングする。段差分の膜厚を堆積する。残った感光性材料を除去すると、平坦なCuメッキ膜が成膜される。その後、平坦化したCuメッキ膜、シード膜、バリア膜を化学機械研磨により溝部以外を研磨することにより溝配線パターンを形成できる。

請求項（抜粋）：

半導体基板上に形成された配線であって、絶縁膜上に第一のパターンが形成される工程と、前記第一のパターンのうち、所定の幅より広いパターン上に感光性材料により開口パターンが形成される工程と、前記感光性材料により開口された前記開口パターン内に配線に埋め込まれる金属と同種の金属で第二のパターンが選択的に形成される工程と、前記基板が化学機械研磨により平坦化されて配線が形成される工程を有する半導体装置の製造方法。

IPC (3件)：

H01L 21/3205 ,  H01L 21/304 622 ,  H01L 21/306

FI (3件)：

H01L 21/88 K ,  H01L 21/304 622 X ,  H01L 21/306 M

Fターム (24件)：

5F033HH11 ,  5F033HH32 ,  5F033HH33 ,  5F033MM01 ,  5F033MM12 ,  5F033MM13 ,  5F033MM29 ,  5F033PP06 ,  5F033PP15 ,  5F033PP27 ,  5F033PP28 ,  5F033QQ41 ,  5F033QQ98 ,  5F033RR04 ,  5F033WW01 ,  5F033XX01 ,  5F033XX05 ,  5F033XX10 ,  5F043AA26 ,  5F043AA27 ,  5F043DD16 ,  5F043DD18 ,  5F043FF07 ,  5F043GG02