特許
J-GLOBAL ID：200903027326511170
命令同時処理回路
発明者：
,
,
出願人/特許権者：
代理人 (1件)：
岩橋 文雄 (外2名)
公報種別：公開公報
出願番号（国際出願番号）：特願平11-364661
公開番号（公開出願番号）：特開2001-175474
出願日： 1999年12月22日
公開日（公表日）： 2001年06月29日
要約：
【要約】【課題】 CPUの待ち時間を低減し、CPUの能力を有効に活用する制御回路の提供を目的とする。【解決手段】 本制御回路は、CPUからの命令を解読する回路と、解読した命令が同時処理できるかどうかを判定する回路と、命令とデータを一時的に蓄えるバッファとを備え、同時処理できる命令については、命令を受け取った後、命令の完了を待たずに次の命令を受け取り、複数の命令を同時処理する。
請求項（抜粋）：
CPUが発行する命令を解読、実行する回路において、命令内容を解読し同時処理の可否を判定する回路を備え、同時処理の可能性がある場合は直ちに次の命令をCPUから受け取り、受けた命令が同時処理可能な場合、複数の命令を同時に処理することを特徴とする制御回路。
IPC (2件)：
G06F 9/38 310
, G06F 9/38 370
G06F 9/38 310 F
, G06F 9/38 370 X
