半導体記憶装置および読み出し方法

発明者：
出願人/特許権者：
代理人 (1件)：佐藤隆久
公報種別：公開公報
出願番号（国際出願番号）：特願2000-278635
公開番号（公開出願番号）：特開2002-093171
出願日： 2000年09月13日
公開日（公表日）： 2002年03月29日
要約：

【要約】【課題】読み出し時にフローティング状態となるビット線の予期せぬ電圧変動(ノイズ)を速やかに除去する。【解決手段】キャパシタCと、ゲートが記憶ノードSNに接続され、ドレインが電圧供給線(読み出しワード線RWL)に接続され、ソースがビット線BLに接続され、キャパシタCを通して記憶ノードSNの電圧が一定電圧だけ昇圧されたときの昇圧後の記憶ノード電圧に応じてオンまたはオフする読み出しトランジスタQ2とを含むメモリセルMCと、ビット線BLと基準電圧の供給線との間に接続された駆動トランジスタQdと、ビット線BLがフローティング状態で記憶ノード電圧の昇圧時を含む一定期間、駆動トランジスタQdを導通状態にする制御回路CCとを有する。

請求項（抜粋）：

キャパシタと、ゲートが記憶ノードに接続され、ドレインが電圧供給線に接続され、ソースがビット線に接続され、上記キャパシタを通して上記記憶ノードの電圧が一定電圧だけ昇圧されたときの昇圧後の記憶ノード電圧に応じてオンまたはオフする読み出しトランジスタとを含むメモリセルと、上記ビット線と基準電圧の供給線との間に接続された駆動トランジスタと、上記ビット線がフローティング状態で上記記憶ノード電圧の上記昇圧時を含む一定期間、上記駆動トランジスタを導通状態にする制御回路とを有した半導体記憶装置。

IPC (2件)：

G11C 11/409 , G11C 11/405

FI (2件)：

G11C 11/34 353 F , G11C 11/34 352 B

Fターム (6件)：

5B024AA03 , 5B024BA01 , 5B024BA05 , 5B024BA21 , 5B024CA01 , 5B024CA07

前のページに戻る