特許

J-GLOBAL ID：200903027380045223

マッチドフィルタ回路

発明者： 寿 国梁 ,  周 長明 ,  山本 誠 ,  高取 直 ,  佐和橋 衛 ,  安達 文幸
出願人/特許権者： 株式会社鷹山 ,  エヌ・ティ・ティ移動通信網株式会社
代理人 (1件)： 山本 誠
公報種別：公開公報
出願番号（国際出願番号）：特願平7-299197
公開番号（公開出願番号）：特開平9-116523
出願日： 1995年10月23日
公開日（公表日）： 1997年05月02日
要約：

【要約】【目的】 ダブルサンプリングが可能なマッチドフィルタ回路を提供することを目的とする。【構成】 サンプル・ホールド回路を2つグループにグループ分けし、コントロール回路によって第1のグループのスイッチをチップ時間ごとに順次択一的に閉成し、同時に第2のグループのスイッチを第1グループよりも1/2チップ時間ずれたタイミングでチップ時間ごとに順次択一的に閉成するものである。

請求項（抜粋）：

入力電圧に接続されたスイッチと、このスイッチの出力に接続された第1キャパシタンスと、この第1キャパシタンスの出力に接続された奇数段のMOSインバータよりなる第1反転増幅部と、この第1反転増幅部の出力を入力に接続する第1帰還キャパシタンスと、前記第1反転増幅部の出力または基準電圧を択一的に出力する第1マルチプレクサおよび第2マルチプレクサとを備えたサンプル・ホールド回路と;各サンプル・ホールド回路の第1マルチプレクサの出力が接続された複数の第2キャパシタンスと、これら第2キャパシタンスの出力が統合されつつ接続された奇数段のMOSインバータよりなる第2反転増幅部と、この第2反転増幅部の出力を入力に接続する第2帰還キャパシタンスとを有する第1加算部と;各サンプル・ホールド回路の第2マルチプレクサの出力および第1加算部の出力が接続された複数の第3キャパシタンスと、これら第3キャパシタンスの出力が統合されつつ接続された奇数段のMOSインバータよりなる第3反転増幅部と、この第3反転増幅部の出力を入力に接続する第3帰還キャパシタンスとを有する第2加算部と;前記第1加算部の出力から第2加算部の出力を減算する減算回路と;前記サンプル・ホールド回路のうちいずれか1個における前記スイッチを閉成するとともに他のスイッチを開放しかつ所定の組合せで各サンプル・ホールド回路の第1、第2マルチプレクサを切換えるコントロール回路と;を備えたマッチドフィルタ回路において、前記サンプル・ホールド回路は2つグループにグループ分けされ、前記コントロール回路は第1のグループの前記スイッチをチップ時間ごとに順次択一的に閉成し、同時に第2のグループの前記スイッチを第1グループよりも1/2チップ時間ずれたタイミングでチップ時間ごとに順次択一的に閉成するようになっていることを特徴とするマッチドフィルタ回路。