特許

J-GLOBAL ID：200903027396044081

遷移に基づいたラッチングを有するアドレスバッファ回路

発明者： デイビッド シー. マククルーア
出願人/特許権者： エスジーエス-トムソン マイクロエレクトロニクス, インコーポレイテッド
代理人 (1件)： 小橋 一男 (外1名)
公報種別：公開公報
出願番号（国際出願番号）：特願平3-272191
公開番号（公開出願番号）：特開平6-176575
出願日： 1991年10月21日
公開日（公表日）： 1994年06月24日
要約：

【要約】 (修正有)【目的】 高周波数アドレス遷移に基づく誤動作を防止する。【構成】 入力バッファ回路の入力段10は遅延段16へ接続されると共に遷移検知回路20へ接続されている。遅延段16の出力端はパスゲート18へ接続されており、パスゲート18は遷移検知回路20の出力により制御され、ラッチ30はパスゲート18の反対側へ接続されている。遷移検知回路20は、遷移に応答してパルスを発生し、パスゲート18はパルスの長さの期間中ターンオフされ、ラッチ30は遷移の前の入力の状態を維持し供給する。パルスが完了した後、入力信号の新たな値がラッチされ回路へ供給される。パスゲート18は遷移検知パルス期間中ターンオフされるので、入力端子における短く、偶発的な遷移はパスゲート18によりラッチ30から分離され、入力バッファ回路の出力端に表われることはない。

請求項（抜粋）：

入力バッファ回路において、入力端子へ結合した入力端を具備すると共に前記入力端子の出力における遷移の検知に応答してパルスを供給する出力端を具備する遷移検知回路が設けられており、入力端及び出力端を具備しておりその出力端が前記入力バッファ回路の出力端へ結合されているラッチが設けられており、前記入力端子と前記ラッチの入力端との間に結合してパスゲートが設けられており、前記パスゲートは、前記遷移検知回路の出力が前記パルスを供給する期間中は非導通状態であるように前記遷移検知回路の出力により制御されることを特徴とする入力バッファ回路。

IPC (4件)：

G11C 11/41 ,  G11C 11/413 ,  G11C 11/409 ,  H03K 5/01

FI (3件)：

G11C 11/34 L ,  G11C 11/34 303 ,  G11C 11/34 354 A

引用特許：

審査官引用 (3件)

• 特開昭59-054094
  
• 特開昭61-087297
  
• 特開平1-101725