特許

J-GLOBAL ID：200903027410203821

デコーダ回路、これを用いた半導体集積回路装置およびその半導体集積回路装置を用いた電子回路装置

発明者： 中本 敏弘 ,  垂石 敏伯
出願人/特許権者： 株式会社日立製作所 ,  日立デバイスエンジニアリング株式会社
代理人 (1件)： 筒井 大和
公報種別：公開公報
出願番号（国際出願番号）：特願平8-061291
公開番号（公開出願番号）：特開平9-251776
出願日： 1996年03月18日
公開日（公表日）： 1997年09月22日
要約：

【要約】【課題】 デコーダ回路における信号の立ち上げ時間を短縮する。【解決手段】 シンクロナスDRAMの列デコーダ回路CDにおけるデコード信号出力回路2aをCMOS回路で構成した。

請求項（抜粋）：

複数のデコーダブロックで1つのデコーダ機能を構成してなり、複数のアドレス信号配線と、前記複数のアドレス信号配線のうち列選択配線選択用のアドレス信号配線を入力に持つ複数のデコード信号出力回路を配置してなる列線選択回路部と、前記デコード信号出力回路の出力に接続された列選択配線と、前記複数のデコード信号出力回路の接地電位側を共通に接続する共通配線と、前記共通配線と接地電位との間に接続され、前記複数のアドレス信号配線のうちデコーダブロック選択用のアドレス信号配線を入力に持つブロック選択回路部とを有するデコーダ回路であって、前記デコード信号出力回路を相補形MISトランジスタ回路で構成したことを特徴とするデコーダ回路。