特許

J-GLOBAL ID：200903027426060753

MRAMメモリーセルの非破壊、自己正規化読み出し用回路

発明者： ホフマン,クルト ,  コヴァリク,オスカー
出願人/特許権者： インフィネオン テクノロジーズ アクチエンゲゼルシャフト
代理人 (3件)： 原 謙三 ,  木島 隆一 ,  金子 一郎
公報種別：公表公報
出願番号（国際出願番号）：特願2002-547170
公開番号（公開出願番号）：特表2004-515030
出願日： 2001年11月16日
公開日（公表日）： 2004年05月20日
要約：

本発明は、MRAMメモリーセルの非破壊、自己正規化読み出し用回路に関するものである。本発明では、メモリーセルの読み電流(Izelle(0,1))は、電流の大きさがセル内容と独立している電圧において維持されている電流を用いて正規化されている。

請求項（抜粋）：

MRAMメモリーセルの非破壊的、自己正規化読み出し用回路において、 メモリーセルの基準抵抗値Rnormは、メモリーセルの抵抗値がそのセル内容とは独立している電圧において決定され、メモリーセルの実際の抵抗値(R(0)またはR(1))は、メモリーセルの抵抗値がそのセル内容に応じている電圧に おいて決定され、 次に、実際の抵抗値は、基準抵抗値を用いて、 Rnorm(0)=R(0)/Rnormおよび、 Rnorm(1)=R(1)/Rnorm をそれぞれ形成することによって正規化され、Rnorm(0)とRnorm(1)とが参照値と比較され、 最後に、メモリーセル内容は、0または1として、比較結果に基づいて検出される回路であって、 メモリーセル(Rzelle)は、基準抵抗値Rnormを決定する間に、少なくとも1つのキャパシタ(C1)を有する分枝部にミラー電流を流す平衡回路(TP1,TP2,Rzelle,TN1)に接続されており、その結果、スイッチ(S1)が開けられた後、基準抵抗値を、キャパシタ(C1)とトランジスタ(TN1)とによって記憶保持でき、実際の抵抗値を決定する間に流れる電流Izelle(0,1)を、分枝部に流すことができ、その結果、正規化された出力電圧Uout(0,1)=Rnorm・Izelle(0,1)は、出力部(OUT)において獲得されることを特徴とする回路。

IPC (3件)：

G11C11/15 ,  H01L27/105 ,  H01L43/08

FI (3件)：

G11C11/15 150 ,  H01L43/08 Z ,  H01L27/10 447

Fターム (2件)：

5F083FZ10 ,  5F083LA10