特許

J-GLOBAL ID：200903027447211271

半導体装置及びその製造方法

発明者： 塚本 和宏
出願人/特許権者： 三菱電機株式会社
代理人 (1件)： 宮田 金雄 (外2名)
公報種別：公開公報
出願番号（国際出願番号）：特願平9-348267
公開番号（公開出願番号）：特開平11-186127
出願日： 1997年12月17日
公開日（公表日）： 1999年07月09日
要約：

【要約】【課題】 筒状ストレージノード形成の際に、BPSG膜を筒状ストレージノードのコアとして用い、サイドウォール状の導電膜を形成後に気相HF処理によって除去する半導体装置であって、アライメントマークまたは重ね合わせ精度検査マークの気相HF処理時に導電性の異物が剥離しない構造の半導体装置及びその製造方法を得る。【解決手段】 例えば、アライメントマークまたは重ね合わせマークとなるマーク開口部上に第一の導電膜を介して上層にパターン形成されるBPSG膜を第二の導電膜で覆う。これによって、その後の気相HF処理による筒状ストレージノードのコアとして用いるBPSG膜の除去時に導電性の異物が剥離することを抑制することができ、歩留まり低下を抑制することが可能となる。

請求項（抜粋）：

マーク開口部を有する半導体装置であって、上記マーク開口部の内壁及び底面上に第一の導電膜、BPSG膜が順次積層され、上記BPSG膜の表面を第二の導電膜が覆うことを特徴とする半導体装置。

IPC (3件)：

H01L 21/027 ,  H01L 27/108 ,  H01L 21/8242

FI (3件)：

H01L 21/30 502 M ,  H01L 27/10 621 C ,  H01L 27/10 681 Z