特許

J-GLOBAL ID：200903027462585641

半導体装置のコンデンサの製造方法

発明者： マルチン フラノシユ ,  ヘルベルト シエーフアー ,  ラインハルト シユテングル ,  ゲリツト ランゲ ,  フオルカー レーマン ,  ヘルマン ウエント ,  ハンス ライジンガー
出願人/特許権者： シーメンス アクチエンゲゼルシヤフト
代理人 (1件)： 富村 潔
公報種別：公開公報
出願番号（国際出願番号）：特願平10-059129
公開番号（公開出願番号）：特開平10-242430
出願日： 1998年02月25日
公開日（公表日）： 1998年09月11日
要約：

【要約】【課題】 半導体装置のコンデンサ、特にメモリコンデンサを有するダイナミック・メモリセル装置用コンデンサを、少なくとも1Gビット世代に必要な実装密度で製造可能の公知の解決方法に比べてプロセスの出費を低減した製造方法を提供する。【解決手段】 ドープされたシリコンから成る層41とゲルマニウム含有層42を交互に含む層列4を形成する。この層列4から、その側面にそれぞれ導電性支持パターン5が備えられる層パターン4′を形成する。層パターン4′内に開口、特に層の表面が露出している間隙を形成する。ゲルマニウム含有層42をドープされたシリコンから成る層41及び支持パターン5に対して選択的に除去する。ドープされたシリコンから成る層41の露出表面にコンデンサ誘電体6を備え、その上に対向電極7を施す。

請求項（抜粋）：

それぞれ交互にドープされたシリコンから成る層(41)及びゲルマニウム含有層(42)から成る層列(4)を形成し、側面を有する少なくとも1つの層パターン(4′)が生じるようにこの層列(4)をパターニングし、シリコンの選択エピタキシーにより層パターン(4′)の側面を覆う導電性材料から成る支持パターン(5)を形成し、ドープされたシリコンから成る層(41)とゲルマニウム含有層(42)から成る層の表面が露出している少なくとも1つの開口を層パターン内に形成し、ゲルマニウム含有層(42)をドープされたシリコンから成る層(41)及び支持パターン(5)に対して選択的に除去し、ドープされたシリコンから成る層(41)及び支持パターン(5)の露出表面にコンデンサ誘電体(6)を備え、コンデンサ誘電体(6)の表面にゲート電極(7)を形成することを特徴とする半導体装置のコンデンサの製造方法。

IPC (3件)：

H01L 27/108 ,  H01L 21/8242 ,  H01L 29/94

FI (2件)：

H01L 27/10 621 A ,  H01L 29/94