特許

J-GLOBAL ID：200903027483576073

オフセット電圧を加減算するICテスタ

発明者： 山本 雅男
出願人/特許権者： 安藤電気株式会社
公報種別：公開公報
出願番号（国際出願番号）：特願平4-103691
公開番号（公開出願番号）：特開平5-281301
出願日： 1992年03月30日
公開日（公表日）： 1993年10月29日
要約：

【要約】【目的】 オフセット電圧と信号電圧をDUT10に加え、DUT10の出力電圧からオフセット電圧を除去し、電圧測定器のダイナミックレンジによって発生する誤差を小さくする。【構成】 L電源2AはL電圧を発生し、H電源2BはH電圧を発生する。オフセット電源2Cはオフセット電圧を発生する。オフセット加算回路3A・3BはL電圧・H電圧とオフセット電圧を加算する。オフセット除去回路4A・4Bはパターン発生器1Bのパターンによりオフセット加算回路3A・3Bの出力をDUT10に加え、DUT10の出力からオフセット電圧を減算する。電圧測定器5A・5Bはオフセット除去回路4A・4Bの出力を測定する。

請求項（抜粋）：

L電圧を発生するL電源(2A)と、H電圧を発生するH電源(2B)と、オフセット電圧を発生するオフセット電源(2C)と、L電圧とオフセット電圧を加算する第1のオフセット加算回路(3A)と、H電圧とオフセット電圧を加算する第2のオフセット加算回路(3B)と、パターン発生器(1B)のパターンにより第1のオフセット加算回路(3A)の出力をDUT(10)に加え、DUT(10)の出力からオフセット電圧を減算する第1のオフセット除去回路(4A)と、パターン発生器(1B)のパターンにより第2のオフセット加算回路(3B)の出力をDUT(10)に加え、DUT(10)の出力からオフセット電圧を減算する第2のオフセット除去回路(4B)と、第1のオフセット除去回路(4A)の出力を測定する第1の電圧測定器(5A)と、第2のオフセット除去回路(4B)の出力を測定する第2の電圧測定器(5B)とを備えることを特徴とするオフセット電圧を加減算するICテスタ。

IPC (2件)：

G01R 31/28 ,  G01R 31/26