特許

J-GLOBAL ID：200903027494764041

半導体装置の製造方法及び半導体装置

発明者： 竹中 正司 ,  日▲吉▼ 順一郎
出願人/特許権者： 富士通株式会社
代理人 (1件)： 伊東 忠彦
公報種別：公開公報
出願番号（国際出願番号）：特願平7-306287
公開番号（公開出願番号）：特開平9-148375
出願日： 1995年11月24日
公開日（公表日）： 1997年06月06日
要約：

【要約】【課題】本発明はフェイスダウンボンディングにより複数の半導体装置を実装基板に搭載した構成の半導体装置の製造方法及び半導体装置に関し、半導体素子の高密度実装化及びボンディングツールの共用化を図ることを課題とする。【解決手段】半導体素子11〜13の上面 11a〜 13aに治具を当接して複数の半導体素子11〜13を個々に実装基板14にフェイスダウンボンディングする半導体装置の製造方法であって、実装基板14に載置された状態においてボンディングツール18が当接される半導体素子11〜13の上面 11a〜 13aの高さが個々の異なるよう構成し、かつ上面11a 〜 13aの高さが低い半導体素子から順次実装基板14にフェイスダウンボンディングする。

請求項（抜粋）：

半導体素子の上面に治具を当接し、複数の前記半導体素子を個々に実装基板にフェイスダウンボンディングする工程を有する半導体装置の製造方法において、前記実装基板に載置された状態において、前記治具が当接される前記半導体素子の上面の高さが、個々の半導体素子において異なるよう構成し、前記上面の高さが低い半導体素子から順次前記実装基板にフェイスダウンボンディングすることを特徴とする半導体装置の製造方法。

IPC (3件)：

H01L 21/60 311 ,  H01L 25/04 ,  H01L 25/18

FI (2件)：

H01L 21/60 311 S ,  H01L 25/04 Z