特許

J-GLOBAL ID：200903027498577629

プロセッサ省電力制御方法、記憶媒体、およびプロセッサ省電力制御装置

発明者： 片山 吉章
出願人/特許権者： 三菱電機株式会社
代理人 (1件)： 宮田 金雄 (外1名)
公報種別：公開公報
出願番号（国際出願番号）：特願2000-063188
公開番号（公開出願番号）：特開2001-256067
出願日： 2000年03月08日
公開日（公表日）： 2001年09月21日
要約：

【要約】【課題】 実行するべきタスクが存在しないときには省電力モードに移行されるプロセッサが複数のOSを実行制御する環境では、各OSへのタイマ割り込みを行うハードウェアタイマが個別にタイマ割り込みを行うとともに省電力モードに移行されたプロセッサを再起動していたので、プロセッサの省電力モードを効率よく維持することができなかった。【解決手段】 プロセッサにより実行制御される複数のOSとして、所定の時間経過を契機としてハードウェアタイマから出力されるタイマ割込みを受け付ける主OSと、この主OSにより実行されるタスクとして扱われる副OSを含み、主OSにおいて、タイマ割込みを契機として実行可能なタスクがないか判定し、副OS上に実行可能なタスクがある場合には、副OSに対して割込みを行うものである。

請求項（抜粋）：

プロセッサにより実行制御される複数のOSとして、所定の時間経過を契機としてハードウェアタイマから出力されるタイマ割込みを受け付ける主OSと、この主OSにより実行されるタスクとして扱われる副OSを含み、前記主OSにおいて、前記タイマ割込みを契機として実行可能なタスクがないか判定し、前記副OS上に実行可能なタスクがある場合には、前記副OSに対して割込みを行うことを特徴とするプロセッサ省電力制御方法。

IPC (3件)：

G06F 9/46 350 ,  G06F 1/32 ,  G06F 1/04 301

FI (3件)：

G06F 9/46 350 ,  G06F 1/04 301 C ,  G06F 1/00 332 Z

Fターム (12件)：

5B011KK02 ,  5B011KK03 ,  5B011LL13 ,  5B079BA11 ,  5B079BB05 ,  5B079BC01 ,  5B079BC07 ,  5B098BA04 ,  5B098BB03 ,  5B098FF04 ,  5B098GA02 ,  5B098GA04