特許

J-GLOBAL ID：200903027505364172

半導体集積回路

発明者： 七宮 敬朋
出願人/特許権者： ヤマハ株式会社
代理人 (1件)： 伊丹 勝
公報種別：公開公報
出願番号（国際出願番号）：特願平6-193609
公開番号（公開出願番号）：特開平8-046507
出願日： 1994年07月26日
公開日（公表日）： 1996年02月16日
要約：

【要約】【目的】 電源電圧や入力電圧依存性の少ない安定した特性の入力回路をもつ半導体集積回路を提供する。【構成】 内部回路1と入力回路2を有し、入力回路2は、ドレインが内部回路1につながる信号端子Aに、ソースがVSS端子に、ゲートが外部入力端子INに夫々接続されたエンハンスメント・タイプの第1のNMOSトランジスタQN1と、ドレインとゲートが共通に信号端子Aに接続され、ソースがVSS端子に接続されたエンハンスメント・タイプの第2のNMOSトランジスタQN2と、ドレインがVDD端子に接続され、ゲートとソースが共通に信号端子Aに接続されたデプレション・タイプの第3のNMOSトランジスタQN3とにより構成されている。

請求項（抜粋）：

ドレインが内部回路につながる信号端子に、ソースが低レベル側電源端子に、ゲートが外部入力端子に夫々接続されたエンハンスメント・タイプの第1のNMOSトランジスタと、ドレインとゲートが共通に前記信号端子に接続され、ソースが低レベル側電源端子に接続されたエンハンスメント・タイプの第2のNMOSトランジスタと、前記信号端子と高レベル側電源端子との間に設けられた定電流負荷MOSトランジスタとを備えた入力回路を有することを特徴とする半導体集積回路。

IPC (3件)：

H03K 19/0175 ,  H01L 27/04 ,  H01L 21/822

FI (2件)：

H03K 19/00 101 K ,  H01L 27/04 E