特許
J-GLOBAL ID：200903027525602002
LSIの自動論理検証方式
発明者：
,
,
出願人/特許権者：
代理人 (1件)：
宮田 金雄 (外2名)
公報種別：公開公報
出願番号（国際出願番号）：特願平9-025145
公開番号（公開出願番号）：特開平10-221410
出願日： 1997年02月07日
公開日（公表日）： 1998年08月21日
要約：
【要約】【課題】 LSIまたはそれを含んだシステムの論理検証を自動化し、テストカバレッジを考慮した高品質、かつ効率的な論理検証システムを提供することを目的とする。【解決手段】 被検証モジュール、及び他のデバイスの検証モデルと、テストパターン発生のための確率設定ファイルと、確率設定ファイルに基づいて検証モデルに入力するテストパターンを生成するテストパターン生成手段と、動作の正当性チェック手段、およびテストカバレッジを集計するカバレッジ集計手段から構成される。
請求項（抜粋）：
検証モデルを介して接続されたLSIの内部回路を外部からの制御信号によって検証するLSIの論理検証システムにおいて、アドレス空間を構成するアクセス対象の事象発生確率を規定したアクセス頻度情報と、該アクセス対象に対するトランザクションの種類と出現頻度を規定したトランザクション発生頻度情報を記憶した確率設定ファイルと、上記確率設定ファイルの情報に基づいて入力信号パターンをランダムに自動生成するテストパターン生成手段を備えることにより、上記テストパターン生成手段の出力結果を検証モデルに供給してシミュレーションを行うことで、テストパターン作成の効率化を図るようにしたことを特徴とするLSIの自動論理検証方式。
IPC (2件)：
FI (3件)：
G01R 31/28 F
, G06F 15/60 664 J
, G06F 15/60 670
