特許
J-GLOBAL ID：200903027528837833

半導体装置の製造方法

発明者：
副島 康志

副島 康志 について


出願人/特許権者：
NECエレクトロニクス株式会社

NECエレクトロニクス株式会社 について


代理人 (1件)： 速水 進治
公報種別：公開公報
出願番号（国際出願番号）：特願2005-067626
公開番号（公開出願番号）：特開2006-253402
出願日： 2005年03月10日
公開日（公表日）： 2006年09月21日
要約：
【課題】 半導体ウェハのダイシングの加工幅を小さくする。【解決手段】 以下の工程により半導体装置100を製造する。ステップ105:配線層103を設ける工程、ステップ101:シリコンウェハ101の素子形成面側の配線層103上に保護膜105を設ける工程、ステップ102:保護膜105にレーザ光を照射し、保護膜105から配線層103を貫通してシリコンウェハ101の内部に到達する溝部107を設ける工程、ステップ103:溝部107を設ける工程の後、溝部107の底部から、シリコンウェハ101を深さ方向に選択的に除去する工程、およびステップ104:シリコンウェハ101を深さ方向に選択的に除去する工程の後、溝部107が設けられた箇所においてシリコンウェハ101を分離して、シリコンウェハ101を個片化する工程。【選択図】 図1
請求項（抜粋）：
半導体基板の素子形成面の上部に配線層を設ける工程と、 前記配線層の上部に保護膜を設ける工程と、 前記保護膜にレーザ光を照射し、前記保護膜から前記配線層を貫通して前記半導体基板の内部に到達する溝部を設ける工程と、 溝部を設ける前記工程の後、前記溝部の底部から、前記半導体基板を深さ方向に選択的に除去する工程と、 半導体基板を深さ方向に選択的に除去する前記工程の後、前記溝部が設けられた箇所において前記半導体基板を分離して、前記半導体基板を個片化する工程と、 を含むことを特徴とする半導体装置の製造方法。
IPC (1件)：
H01L 21/301
FI (4件)：
H01L21/78 S ,  H01L21/78 B ,  H01L21/78 Q ,  H01L21/78 P
引用特許：
出願人引用 (2件) 審査官引用 (11件)
全件表示

前のページに戻る

TOP

BOTTOM