特許
J-GLOBAL ID：200903027536017128
半導体装置及びその製造方法
発明者：
,
,
,
,
,
出願人/特許権者：
代理人 (1件)：
薄田 利幸
公報種別：公開公報
出願番号（国際出願番号）：特願平5-210155
公開番号（公開出願番号）：特開平7-066404
出願日： 1993年08月25日
公開日（公表日）： 1995年03月10日
要約：
【要約】【目的】チャネルのオン抵抗が小さく、基板へのリーク電流の少ない絶縁ゲート型電界効果トランジスタを有する半導体装置を提供すること。【構成】半導体基板とショットキー接合を形成する金属で形成されたソース電極200と、これと異なる導電型の不純物領域よりなり、半導体基板の表面領域内に設けられたドレイン電極350と、ゲート電極500と、このゲート電極がゲート絶縁膜900を介して電界効果を及ぼす領域に設けられ、ドレイン電極と同じ導電型の不純物領域よりなるドレイン拡張領域300とよりなり、ソース電極とドレイン拡張領域がショットキー接合を形成し、かつ、そのショットキー接合の上端部は、ゲート絶縁膜900の下面に接している半導体素子を有する半導体装置。
請求項（抜粋）：
半導体基板とショットキー接合を形成する金属よりなるソース電極と、これと異なる導電型の不純物領域よりなり、半導体基板の表面領域内に設けられたドレイン電極と、ゲート電極と、該ゲート電極がゲート絶縁膜を介して電界効果を及ぼす領域に設けられ、ドレイン電極と同じ導電型の不純物領域よりなるドレイン拡張領域とよりなり、上記ソース電極と該ドレイン拡張領域は、ショットキー接合を形成し、かつ、そのショットキー接合の上端部の位置は、上記ゲート絶縁膜の下面に接している半導体素子を少なくとも1個有することを特徴とする半導体装置。
IPC (2件)：
FI (2件)：
H01L 29/78 301 S
, H01L 29/48 F
出願人引用 (5件)
全件表示
審査官引用 (3件)
-
特開昭57-052168
-
特開平2-188967
-
特開平4-091480
前のページに戻る
