液晶表示装置及びその駆動方法

発明者：
出願人/特許権者：
代理人 (1件)：小野由己男 (外1名)
公報種別：公開公報
出願番号（国際出願番号）：特願2003-049042
公開番号（公開出願番号）：特開2003-330435
出願日： 2003年02月26日
公開日（公表日）： 2003年11月19日
要約：

【要約】【課題】フレームメモリ及びクロック周波数を増加させない。【解決手段】液晶画面を構成する画素のうち半分の画素にDCC法を適用する。a)現在フレームの偶数データ及び奇数データを同時に受け入れ、偶数データと奇数データをDCC適用の可否によって分配するマルチプレクサ611,612、b)マルチプレクサ611の出力端に連結されたバイパスブロック621、c)マルチプレクサ612の出力端に連結されたDCCブロック631、d)バイパスブロック621及びDCCブロック631の出力を同時に受け入れ、バイパスブロック621及びDCCブロック631の出力を変換奇数データ及び変換偶数データに合成するマルチプレクサ651,652、e)マルチプレクサ612の出力を受け入れ、かつDCCブロック631に直前フレームデータを提供するメモリ制御器661、f)DCC法が適用される現在フレームデータと直前フレームデータとを記憶するフレームメモリ671、672、g)各マルチプレクサを制御するラインカウンタ641を有する。

請求項（抜粋）：

複数のゲートライン及び複数のデータラインと、前記ゲートラインと前記データラインとが交差する領域に形成された画素を有する液晶パネルと、前記液晶パネルのゲートラインを順次走査するための信号を印加するゲート駆動部と、画像データに応じて前記液晶パネルの各画素に印加するための階調電圧を選択して出力するソース駆動部と、DCC処理部、タイミング再分配ブロック及び制御信号生成ブロックを有するタイミング制御部とを備え、前記DCC処理部は、外部のグラフィックソースから入力される画像データのうちの一部データに対してだけ動的キャパシタンス補償(DCC:dynamic capacitance compensation、以下DCCという)を適用し、前記タイミング再分配ブロックは、前記DCC処理部でDCC変換されたデータが前記ソース駆動部で処理可能となるように、データフォーマットを変換し、前記制御信号生成ブロックは、画面表示動作に必要な制御信号を生成する、液晶表示装置。

IPC (7件)：

G09G 3/36 , G02F 1/133 570 , G09G 3/20 612 , G09G 3/20 621 , G09G 3/20 631 , G09G 3/20 , H04N 5/66 102

FI (7件)：

G09G 3/36 , G02F 1/133 570 , G09G 3/20 612 U , G09G 3/20 621 F , G09G 3/20 631 D , G09G 3/20 631 R , H04N 5/66 102 B

Fターム (54件)：

2H093NA06 , 2H093NA43 , 2H093NA51 , 2H093NB07 , 2H093NB11 , 2H093NC13 , 2H093NC15 , 2H093NC16 , 2H093NC21 , 2H093NC29 , 2H093ND01 , 2H093ND06 , 2H093ND33 , 2H093ND49 , 2H093ND54 , 2H093NH18 , 5C006AC21 , 5C006AF01 , 5C006AF06 , 5C006AF13 , 5C006AF42 , 5C006AF43 , 5C006AF44 , 5C006AF45 , 5C006AF46 , 5C006BB15 , 5C006BC16 , 5C006BF02 , 5C006BF14 , 5C006BF22 , 5C006BF24 , 5C006FA14 , 5C006FA32 , 5C006FA44 , 5C006FA48 , 5C058AA06 , 5C058BA01 , 5C058BB13 , 5C058BB14 , 5C058BB21 , 5C058BB25 , 5C080AA10 , 5C080BB05 , 5C080DD08 , 5C080DD22 , 5C080EE19 , 5C080EE29 , 5C080FF11 , 5C080FF12 , 5C080GG09 , 5C080GG12 , 5C080GG17 , 5C080JJ01 , 5C080JJ02

前のページに戻る