半導体装置およびその製造方法

発明者： , , ,
出願人/特許権者：
代理人 (1件)：宮田金雄 (外2名)
公報種別：公開公報
出願番号（国際出願番号）：特願平10-373341
公開番号（公開出願番号）：特開2000-195969
出願日： 1998年12月28日
公開日（公表日）： 2000年07月14日
要約：

【要約】【課題】一つのチップの中に異なる膜厚のゲート酸化膜が形成されていても、溝内のシリコン酸化膜が溝の縁に沿った部分で落ち込みを生じることのないトレンチ分離を備えた半導体装置およびその製造方法を得ることを目的とする。【解決手段】厚い膜厚を有するゲート酸化膜52も薄い膜厚を有するゲート酸化膜51も、溝2内に埋め込まれたシリコン酸化膜4に接する部分の活性領域端部の形状をほぼ同一に形成する。

請求項（抜粋）：

半導体基板の主表面に形成された溝と、前記溝の内部に埋め込まれたシリコン酸化膜と、前記溝に取り囲まれて前記半導体基板の主表面の第1の部分に配設された第1の活性領域と、前記第1の活性領域の主表面上に形成された第1のゲート酸化膜を有する第1の電界効果素子と、前記半導体基板の主表面の第2の部分に、前記溝に取り囲まれて配設され、前記第1の活性領域と同一の端部形状を有する第2の活性領域と、前記第2の活性領域の主表面上に形成され、前記第1のゲート酸化膜と異なる膜厚を有する第2のゲート酸化膜を有する第2の電界効果素子とを備えた半導体装置。

IPC (5件)：

H01L 21/8234 , H01L 27/088 , H01L 21/76 , H01L 27/108 , H01L 21/8242

FI (5件)：

H01L 27/08 102 C , H01L 21/76 L , H01L 27/10 621 Z , H01L 27/10 681 D , H01L 27/10 681 F

Fターム (42件)：

5F032AA16 , 5F032AA35 , 5F032AA44 , 5F032AA77 , 5F032BB06 , 5F032CA07 , 5F032CA14 , 5F032CA17 , 5F032DA28 , 5F032DA33 , 5F032DA43 , 5F032DA53 , 5F032DA78 , 5F048AA01 , 5F048AA07 , 5F048AB01 , 5F048AB03 , 5F048AC03 , 5F048AC10 , 5F048BA01 , 5F048BB06 , 5F048BB08 , 5F048BB12 , 5F048BB16 , 5F048BC06 , 5F048BD04 , 5F048BF04 , 5F048BF06 , 5F048BG13 , 5F048DA25 , 5F083AD10 , 5F083AD19 , 5F083AD45 , 5F083GA06 , 5F083JA05 , 5F083JA32 , 5F083NA01 , 5F083NA08 , 5F083PR38 , 5F083PR44 , 5F083PR48 , 5F083ZA07

前のページに戻る