特許
J-GLOBAL ID：200903027548928371
半導体装置
発明者：
出願人/特許権者：
代理人 (1件)：
長谷川 芳樹 (外3名)
公報種別：公開公報
出願番号（国際出願番号）：特願平4-349281
公開番号（公開出願番号）：特開平6-204438
出願日： 1992年12月28日
公開日（公表日）： 1994年07月22日
要約：
【要約】【目的】 高いゲート使用率が得られる半導体装置を提供することにある。【構成】 半導体装置は、互いに大きさの等しい一対のNチャネル領域NとPチャネル領域Pとを交互に配列させて一連の領域パターン10が形成されており、各領域パターン10が複数列に亘って敷き詰められた敷き詰めタイプのものである。各領域パターン10内では、所定のPチャネル領域Pと、このPチャネル領域に続く一対のNチャネル領域Nとによって、各基本セル群BCが選択的に形成されている。そして、所定の基本セル群間には、Pチャネル領域P或いは一対のNチャネル領域Nを、それぞれ配線領域20p、20nとして割り当てたことを特徴とする。
請求項（抜粋）：
Pチャネル領域と、互いに大きさの等しい一対のNチャネル領域とを交互に配列させて一連の領域パターンが形成され、この領域パターンを複数列に亘って敷き詰めて形成した敷き詰め型の半導体装置であって、前記各領域パターン内では、所定の前記Pチャネル領域と、このPチャネル領域に続く前記一対のNチャネル領域とによって、各基本セルが選択的に形成されており、かつ、予め定められた前記基本セル間には、前記Pチャネル領域或いは前記一対のNチャネル領域を残存させることにより、この残存する各チャネル領域を配線領域としてなる半導体装置。
IPC (2件)：
H01L 27/118
, H03K 19/173
