特許

J-GLOBAL ID：200903027562432087

ESD免疫性改善技術

発明者： ヤング-チャオ イェン
出願人/特許権者： ナショナル セミコンダクタ コーポレイション
代理人 (1件)： 小橋 一男 (外1名)
公報種別：公開公報
出願番号（国際出願番号）：特願平4-013377
公開番号（公開出願番号）：特開平6-120494
出願日： 1992年01月28日
公開日（公表日）： 1994年04月28日
要約：

【要約】 (修正有)【目的】 フローティングゲート技術を使用したスイッチングMOSトランジスタを使用してICから静電放電(ESD)をシャントして除去する。【構成】 このスイッチングMOSトランジスタは、IC用の通常の動作電圧より高いがICの所定の電圧レベル特性よりも低い電圧レベルでスイッチする。第一スイッチングMOSトランジスタ10は、その制御ゲート14及びドレイン16を関係あるライン11aへ接続し且つそのソース18を基準点19へ接続することにより、正のESDストレスに対する経路を提供している。第二スイッチングMOSトランジスタは、その制御ゲート24及びドレイン26を基準点29へ接続し且つそのソース28を該関係のあるラインへ接続する。

請求項（抜粋）：

静電放電に対する免疫性を有する装置において、(a)ブランチラインによりアクセス可能な少なくとも1個の回路特徴を具備するMOS集積回路が設けられており、所定の電圧レベルを超えた第一電圧が前記ブランチライン上に表われる場合に前記回路特徴の適切な動作が破壊され、(b)前記ブランチラインへ接続されており且つ前記集積回路に対する通常の動作電圧より高いが前記所定電圧レベルよりも低い第二電圧に応答し前記第一電圧を前記回路特徴からシャントして除去する少なくとも1個のスイッチングMOSトランジスタが設けられている、ことを特徴とする装置。

IPC (3件)：

H01L 29/784 ,  H01L 27/04 ,  H01L 27/088

FI (2件)：

H01L 29/78 301 K ,  H01L 27/08 102 F

引用特許：

審査官引用 (4件)

• 特開昭61-087373
  
• 特開昭64-028949
  
• 特開昭63-284859
  
• 特開平4-065877