特許
J-GLOBAL ID：200903027580704868
多層半導体装置及びその製造方法
発明者：
,
,
,
出願人/特許権者：
代理人 (1件)：
小池 晃 (外2名)
公報種別：公開公報
出願番号（国際出願番号）：特願2000-041440
公開番号（公開出願番号）：特開2001-230365
出願日： 2000年02月15日
公開日（公表日）： 2001年08月24日
要約：
【要約】【課題】 高信頼性で、歩留まりや生産性の向上を図る。【解決手段】 配線基板上に半導体チップを実装してなる多数個の半導体モジュールをマザー基板上に積層してなる。各半導体モジュールは、配線基板に、各層の配線基板にそれぞれ設けられた層間接続ランドの全てに対応して設けられた多数個のスペーサ手段を介して相互に或いはマザー基板上に積層される。
請求項（抜粋）：
配線基板上に半導体チップを実装した多数個の半導体モジュールをマザー基板上に積層してなる多層半導体装置において、上記各半導体モジュールは、各層の配線基板にそれぞれ設けられた層間接続ランドの全てに対応して上記配線基板に設けられた多数個のスペーサ手段を介して相互及び上記マザー基板上に積層されることを特徴とする多層半導体装置。
IPC (2件)：
FI (2件)：
H01L 25/00 A
, H01L 23/32 D
