特許
J-GLOBAL ID：200903027583283693
半導体装置の製造方法
発明者：
出願人/特許権者：
代理人 (1件)：
鈴江 武彦 (外6名)
公報種別：公開公報
出願番号（国際出願番号）：特願平8-304753
公開番号（公開出願番号）：特開平10-150208
出願日： 1996年11月15日
公開日（公表日）： 1998年06月02日
要約：
【要約】【課題】 マスク材を素子のパターンに対して精度よく合わせを取ることが困難であるため、荷電粒子を照射して、素子の電子、正孔の流れを考慮して最適な位置に低ライフタイム領域を形成することができなかった。【解決手段】 半導体装置に最終保護膜15を形成した後、Au膜16を全面に形成する。低ライフタイム層を形成したい領域上にフォトリソグラフィ技術を用いて選択的にプラズマSiO膜17とレジスト18を形成し、それ以外の領域ではAu膜16を露出させ、電界鍍金によりAu層19を形成する。その後、H等を照射して電界鍍金されていない領域の下部に低ライフタイム層20を形成する。
請求項（抜粋）：
半導体基板の全面に絶縁膜を堆積する工程と、前記絶縁膜上に金属層を形成する工程と、前記金属層上にフォトリソグラフィ技術により選択的に開口された鍍金マスク層を形成し、前記金属層を露出させる工程と、前記露出された金属層上に電界鍍金処理により鍍金金属層を形成する工程と、前記鍍金金属層が形成された面に向け荷電粒子を照射する工程とを具備することを特徴とする半導体装置の製造方法。
IPC (4件)：
H01L 29/861
, H01L 21/322
, H01L 29/78
, H01L 21/336
H01L 29/91 J
, H01L 21/322 L
, H01L 29/78 655 A
, H01L 29/78 658 H
