特許
J-GLOBAL ID：200903027584790114
半導体集積回路
発明者：
,
出願人/特許権者：
代理人 (1件)：
鈴江 武彦
公報種別：公開公報
出願番号（国際出願番号）：特願平5-225338
公開番号（公開出願番号）：特開平7-078472
出願日： 1993年09月10日
公開日（公表日）： 1995年03月20日
要約：
【要約】【目的】この発明は、基板電位発生回路と内部電源電圧発生回路を備えた半導体集積回路において、チップサイズを増大させることなく、電源投入時に貫通電流が流れることを防止することを目的とする。【構成】基板電位発生回路11と、外部印加電源電圧とは異なる内部電源電圧Vint を発生する内部電源電圧発生回路14と、外部印加電源電圧の投入後に上記基板電位発生回路11で発生される基板電位VBBが所定電位に達したことを検出する基板電位検出回路12と、この基板電位検出回路12で上記基板電位VBBが所定電位に達したことが検出された際に上記内部電源電圧発生回路を起動するための制御信号を発生する内部電圧起動回路13とを具備したことを特徴とする。
請求項（抜粋）：
半導体基板上に形成された半導体集積回路であって、上記半導体基板もしくはこの基板に形成されたウエル領域に印加するための基板電位を発生する基板電位発生手段と、上記基板に形成された回路部に対して外部印加電源電圧とは異なる内部電源電圧を供給する内部電源電圧発生手段と、外部印加電源電圧の投入後に上記基板電位発生手段で発生される基板電位が所定電位に達したことを検出する基板電位検出手段と、上記基板電位検出手段で上記基板電位が所定電位に達したことが検出された際に上記内部電源電圧発生手段を起動する制御手段とを具備したことを特徴とする半導体集積回路。
IPC (3件)：
G11C 11/407
, G05F 3/24
, H03K 19/094
G11C 11/34 354 F
, H03K 19/094 D
