特許
J-GLOBAL ID：200903027604437750
半導体装置およびその製造方法
発明者：
,
出願人/特許権者：
代理人 (1件)：
山本 秀策
公報種別：公開公報
出願番号（国際出願番号）：特願平5-076011
公開番号（公開出願番号）：特開平6-291284
出願日： 1993年04月01日
公開日（公表日）： 1994年10月18日
要約：
【要約】【目的】 多値メモリーセルを備え、大容量化・チップ面積の縮小化を図ることができる半導体装置およびその製造方法を提供する。【構成】 MOS型マスクROMのメモリーセルが、半導体基板表層にチャンネル領域を有する第1トランジスタと、第1トランジスタの上に形成された薄膜トランジスタからなる第2トランジスタとの並列回路からなる。第1トランジスタの上に形成された薄膜トランジスタの駆動能力は、同一寸法の第1トランジスタよりも低いので、異なった出力レベルを得ることができる。
請求項（抜粋）：
MOS型マスクROMのメモリーセルがトランジスタから構成され、該トランジスタの駆動能力を相違させて多値出力レベルを得る方式の半導体装置であって、該メモリーセルが、半導体基板表層にチャンネル領域を有する第1トランジスタと、該第1トランジスタの上に、該第1トランジスタとゲート電極を共有して積層形成された薄膜トランジスタからなる第2トランジスタとの並列回路からなる半導体装置。
IPC (3件)：
H01L 27/112
, G11C 11/56
, H01L 29/784
H01L 27/10 433
, G11C 11/34 381
, H01L 29/78 311 E
