特許

J-GLOBAL ID：200903027614673738

半導体メモリ

発明者： 南部 博昭 ,  金谷 一男 ,  山崎 枢 ,  楠 武志 ,  本間 紀之
出願人/特許権者： 株式会社日立製作所 ,  日立デバイスエンジニアリング株式会社
代理人 (1件)： 小川 勝男
公報種別：公開公報
出願番号（国際出願番号）：特願平8-280546
公開番号（公開出願番号）：特開平10-125069
出願日： 1996年10月23日
公開日（公表日）： 1998年05月15日
要約：

【要約】【課題】 半導体メモリにおいて、情報書き込み時間を高速化することと、情報書き込み時の消費電力を低減することにある。【解決手段】 ビット線プリチャージ回路をダミー・メモリセルを含んで構成し、ダミー・メモリセルを構成するインバータの論理しきい値電位を用いて、ビット線プリチャージ電位を発生する。【効果】 ビット線の充放電時間を小さくでき、情報書き込み時間を小さくできる。また、ビット線の充放電電流を小さくでき、情報書き込み時の消費電力を小さくできる。 また、ビット線プリチャージ電位にメモリセルの特性を反映できるので、メモリセルの情報が破壊されるのを防止することができる。

請求項（抜粋）：

複数のワード線と、複数のビット線と、これらワード線とビット線の交点に配置され、これらワード線とビット線と第1の電源と第2の電源(第1の電源の電位>第2の電源の電位)とに接続される複数のメモリセルと、上記ビット線をプリチャージするビット線プリチャージ回路とを有する半導体メモリにおいて、上記メモリセルはフリップ・フロップを含んで構成されると共に、上記ビット線プリチャージ回路は、ビット線の電位を上記フリップ・フロップを構成するインバータの論理しきい値電位と上記第1(2)の電源の電位との間の電位(ビット線プリチャージ電位)にプリチャージする回路であり、上記メモリセルへの情報書き込みは、少なくとも一方のビット線の電位を下げる(上げる)ことによって行うことを特徴とする半導体メモリ。

IPC (3件)：

G11C 11/41 ,  H01L 21/8244 ,  H01L 27/11

FI (2件)：

G11C 11/34 M ,  H01L 27/10 381