特許
J-GLOBAL ID：200903027616382765
エピタクシャル過剰成長の方法と垂直形電界効果トランジスタ
発明者：
,
,
出願人/特許権者：
代理人 (1件)：
浅村 皓 (外3名)
公報種別：公開公報
出願番号（国際出願番号）：特願平6-126717
公開番号（公開出願番号）：特開平7-142415
出願日： 1994年04月28日
公開日（公表日）： 1995年06月02日
要約：
【要約】【目的】製造の困難性と特性の増強とに関して問題点を有しない、埋込みゲートを備えた垂直形電界効果トランジスタとその製造法を提供する。【構成】基板表面と同じ結晶方位のゲート側壁を有し、かつ、大きな指数の方向に対し傾斜していない小さな指数の基板方位を有する、埋込みゲートを備えた垂直形電界効果トランジスタとその製造法が得られる。ゲートは、チヤンネルに沿って変調された添加不純物濃度を有し、および、ドレインは、チヤンネルよりも小さな添加不純物濃度を有する。これらのことは、ゲートのエピタクシャル過剰成長によりチヤンネルを作成することによって、達成される。
請求項（抜粋）：
(イ)平らな表面を有し、および、前記表面にほぼ等価な結晶方位を有しかつ前記表面に垂直な側壁を有する、半導体層を備える段階と、(ロ)前記表面の上および前記側壁の上に同時に半導体材料のエピタクシャル層をエピタクシャルに成長させる段階と、(ハ)前記層が第1III-V族化合物で作成されること、および、前記エピタクシャル層が第2III-V族化合物で作成されることと、を有する、III-V族半導体エピタクシャル過剰成長の方法。
IPC (3件)：
H01L 21/205
, C23C 16/18
, H01L 29/78
