半導体装置及びその製造方法

発明者： ,
出願人/特許権者：
代理人 (1件)：京本直樹 (外2名)
公報種別：公開公報
出願番号（国際出願番号）：特願2000-297309
公開番号（公開出願番号）：特開2002-110791
出願日： 2000年09月28日
公開日（公表日）： 2002年04月12日
要約：

【要約】【課題】配線間の寄生容量を減じるためのボイドを層間絶縁膜に形成した多層配線構造のフラッシュメモリ型半導体装置においは、コンタクトがワード線の間に形成されたボイドを通過すると、コンタクト間のボイドに入り込んだ金属を通して、隣接するビット線を短絡させてしまうという欠点があった。【解決手段】コンタクト12の内壁に側壁絶縁膜14を形成することにより、ボイド11と交差するようにして層間絶縁膜10に拡散層7とビット線32とを接続するためのコンタクト12を形成することを可能とし、ビット線32間のコンタクト12を通じての短絡を無くすと共に、ワード線間の寄生容量を減じることができる。

請求項（抜粋）：

下層導電層が形成された下地基板と、前記下地基板を覆う層間絶縁膜と、前記層間絶縁膜を貫通して前記下層導電層に達する開口部と、前記層間絶縁膜の上に形成され、かつ、前記開口部を介して前記下層導電層と接続する上層導電層とを有する半導体装置であって、前記層間絶縁膜には線状空洞が形成されており、前記開口部は、前記線状空洞を通って開口される空洞交差開口部を含むことを特徴とする半導体装置。

IPC (7件)：

H01L 21/768 , H01L 21/316 , H01L 21/318 , H01L 21/8247 , H01L 27/115 , H01L 29/788 , H01L 29/792

FI (8件)：

H01L 21/316 X , H01L 21/316 M , H01L 21/318 B , H01L 21/90 N , H01L 21/90 B , H01L 21/90 D , H01L 27/10 434 , H01L 29/78 371

Fターム (78件)：

5F001AA01 , 5F001AB08 , 5F001AD12 , 5F001AD62 , 5F001AE08 , 5F001AF24 , 5F001AF25 , 5F001AG03 , 5F001AG07 , 5F001AG09 , 5F001AG10 , 5F033HH03 , 5F033HH07 , 5F033JJ18 , 5F033JJ19 , 5F033JJ33 , 5F033KK01 , 5F033KK03 , 5F033KK07 , 5F033NN06 , 5F033NN07 , 5F033NN40 , 5F033PP15 , 5F033QQ09 , 5F033QQ31 , 5F033QQ37 , 5F033QQ48 , 5F033QQ74 , 5F033QQ75 , 5F033QQ94 , 5F033RR04 , 5F033RR06 , 5F033RR15 , 5F033RR29 , 5F033TT07 , 5F033TT08 , 5F033VV16 , 5F033XX01 , 5F033XX24 , 5F033XX31 , 5F058BA20 , 5F058BC08 , 5F058BD01 , 5F058BD04 , 5F058BD07 , 5F058BD10 , 5F058BE01 , 5F058BF02 , 5F058BJ02 , 5F083EP02 , 5F083EP23 , 5F083EP55 , 5F083EP56 , 5F083ER22 , 5F083GA03 , 5F083JA04 , 5F083JA39 , 5F083JA40 , 5F083JA56 , 5F083KA05 , 5F083MA06 , 5F083MA20 , 5F083PR10 , 5F083PR29 , 5F083PR33 , 5F083PR38 , 5F083PR40 , 5F101BA01 , 5F101BB05 , 5F101BD02 , 5F101BD37 , 5F101BE07 , 5F101BF08 , 5F101BF09 , 5F101BH05 , 5F101BH14 , 5F101BH19 , 5F101BH23

前のページに戻る