特許

J-GLOBAL ID：200903027668424920

半導体集積回路

発明者： 石黒 正人 ,  橋本 政幸
出願人/特許権者： 富士通株式会社
代理人 (1件)： 井桁 貞一
公報種別：公開公報
出願番号（国際出願番号）：特願平3-179252
公開番号（公開出願番号）：特開平5-029551
出願日： 1991年07月19日
公開日（公表日）： 1993年02月05日
要約：

【要約】【目的】半導体集積回路に関し、集積度の向上及び省電力化を目的とする。【構成】相互に独立にオン・オフ可能な複数の電源ラインの夫々から電源供給を受ける複数の回路ブロックと、一の電源ラインから電源供給を受ける回路ブロックからの出力信号を該一の電源ラインのオン時に送出すると共に、この電源ラインがオフする直前のこの回路ブロックからの出力信号を保持して電源ラインのオフ時に出力するラッチ回路とを備えるように構成する。

請求項（抜粋）：

相互に独立にオン・オフ可能に配設された複数の電源ライン(VDDA、VDDB)と、該電源ライン(VDDA、VDDB)の夫々から電源供給を受ける複数の回路ブロック(1、2)とを備える半導体集積回路であって、一の前記電源ライン(VDDA)から電源供給を受ける一の前記回路ブロック(1)からの出力信号を該一の前記電源ライン(VDDA)のオン時に送出すると共に、前記一の電源ライン(VDDA)がオフする直前の前記出力信号を保持して前記一の電源ライン(VDDA)のオフ時に出力するラッチ回路(3)を更に備えることを特徴とする半導体集積回路。

IPC (2件)：

H01L 27/04 ,  H01L 27/092